Pat
J-GLOBAL ID：200903019282976674

半導体素子及び半導体装置

Inventor：
澤田 佳奈子

About 澤田 佳奈子


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 三好 秀和 (外7名)
Gazette classification：公開公報
Application number (International application number)：2000305248
Publication number (International publication number)：2002110902
Application date： Oct. 04, 2000
Publication date： Apr. 12, 2002
Summary：
【要約】【課題】 複数個の半導体素子の三次元積層を実現しつつ高密度化を図ることができ、かつ個々の半導体素子と配線基板の端子との間の電気的接続の信頼性を向上することができる半導体装置を提供する。【解決手段】 半導体装置1は、配線基板10上に第1の半導体素子11〜第4の半導体素子14のそれぞれを順次積層している。第1の半導体素子11〜第4の半導体素子14のそれぞれの平面サイズは上層に積層されるに従って小さく設定されている。最下層の第1の半導体素子11は配線基板10上にフェイスダウンにより実装される。第2の半導体素子12は、フェイスダウンにより実装され、第1の半導体素子11の裏面11BS上の引出配線11M、ボンディングワイヤ15Aを通して配線基板10の端子10P2に接続されている。第3の半導体素子13、第4の半導体素子14も同様の構造により形成されている。
Claim (excerpt)：
端子が配設された配線基板と、前記配線基板上にフェイスダウンにより実装され、裏面上に引出配線が配設された第1の半導体素子と、前記第1の半導体素子の裏面上にフェイスダウンにより実装され、前記引出配線の一端に電気的に接続された第2の半導体素子と、前記配線基板の端子と引出配線の他端との間を電気的に接続する結線とを備えたことを特徴とする半導体装置。
IPC (5)：
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 23/34 ,  H01L 23/52
FI (3)：
H01L 23/34 A ,  H01L 25/08 Z ,  H01L 23/52 C
F-Term (4)：
5F036AA01 ,  5F036BA23 ,  5F036BB01 ,  5F036BB16
Patent cited by the Patent：
Cited by examiner (5)
  • 多層化集積回路装置
    Gazette classification：公開公報   Application number：特願平10-067061   Applicant：三菱電機株式会社
  • 特開平1-140649
  • 半導体装置及びその製造方法
    Gazette classification：公開公報   Application number：特願平10-025316   Applicant：松下電子工業株式会社
Show all

Return to Previous Page

TOP

BOTTOM