Pat
J-GLOBAL ID:200903020735369942

半導体チップの製造方法

Inventor:
Applicant, Patent owner:
Agent (2): 佐々木 功 ,  川村 恭子
Gazette classification:公開公報
Application number (International application number):2003088036
Publication number (International publication number):2004296839
Application date: Mar. 27, 2003
Publication date: Oct. 21, 2004
Summary:
【課題】剛性の高い支持基板に支持された半導体ウェーハまたは半導体チップを研削して薄い半導体チップを製造する場合において、半導体ウェーハまたは半導体チップを損傷させずに、支持基板から取り外すことを可能とする。【解決手段】光を透過させる支持基板11に、光を受けると粘着力が低下する粘着層10を介在させて半導体ウェーハW1の表面を貼着して半導体ウェーハW1の裏面を露出させ、支持基板11と一体になった半導体ウェーハW1の裏面を研削し、研削後の支持基板11と一体となっている半導体ウェーハW1の裏面にテープ40を貼着すると共にテープ40の外周をフレームで支持し、テープ40の貼着前または後に支持基板11側から粘着層10に対して光を照射して粘着層10の粘着力を低下させ、その後に半導体ウェーハW1の表面から支持基板11と粘着層10とを取り外して半導体ウェーハW1をテープ40及びフレームに支持させ、テープ40及びフレームに支持された半導体ウェーハW1のストリートを切断して個々の半導体チップに分割する。【選択図】 図8
Claim (excerpt):
ストリートによって区画されて複数の回路が表面に形成された半導体ウェーハを個々の回路ごとの半導体チップに分割する半導体チップの製造方法であって、 光を透過させる支持基板に、光を受けると粘着力が低下する粘着層を介在させて半導体ウェーハの表面を貼着し、該半導体ウェーハの裏面を露出させる支持基板一体化工程と、 該支持基板と一体になった半導体ウェーハを研削装置のチャックテーブルに載置して該半導体ウェーハの裏面を研削する研削工程と、 該研削工程後の支持基板と一体となっている半導体ウェーハの裏面にテープを貼着すると共に該テープの外周をフレームで支持するテープ貼着工程と、 該テープ貼着工程の前または後に該支持基板側から前記粘着層に対して光を照射して該粘着層の粘着力を低下させ、該テープ貼着工程の後に該半導体ウェーハの表面から該支持基板と粘着層とを取り外して該半導体ウェーハをテープ及びフレームに支持させる貼り替え工程と、 該テープ及びフレームに支持された半導体ウェーハをダイシング装置のチャックテーブルに載置し、複数の回路を区画するストリートを切断して個々の半導体チップに分割するダイシング工程と を含む半導体チップの製造方法。
IPC (2):
H01L21/301 ,  H01L21/304
FI (4):
H01L21/78 Q ,  H01L21/304 631 ,  H01L21/78 M ,  H01L21/78 P
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page