Pat
J-GLOBAL ID:200903021396342661

半導体基板の製造方法及びその使用

Inventor:
Applicant, Patent owner:
Agent (1): 矢野 敏雄 (外4名)
Gazette classification:公開公報
Application number (International application number):2001154250
Publication number (International publication number):2002050579
Application date: May. 23, 2001
Publication date: Feb. 15, 2002
Summary:
【要約】【課題】 エピタキシャル成長させた表面の粗さ及び光散乱中心の数に関する欠点を示さず、かつ酸素析出物として検出可能な欠陥を有する基板を使用するためにも適している、エピタキシャル成長させた半導体基板を製造する方法を提供すること【解決手段】 (a) ポリシングされた前面を有し、かつ一定の厚さを有する基板を準備する工程、(b) 基板の前面をガス状HCl及びシランソースの存在で950〜1250°Cの温度でエピタキシャル反応器中で前処理する工程、その際、基板の厚さがほとんど変化しない、及び(c) 前処理された基板の前面にエピタキシャル層を析出させる工程、を有することを特徴とする、前面及び背面並びに前記の前面上に析出した半導体材料からなるエピタキシャル層を備えた半導体基板の製造方法。
Claim (excerpt):
前面及び背面並びに前記の前面上に析出した半導体材料からなるエピタキシャル層を備えた半導体基板の製造方法において、前記の方法が次のプロセス工程:(a) ポリシングされた前面を有し、かつ一定の厚さを有する基板を準備する工程、(b) 基板の前面をガス状HCl及びシランソースの存在で950〜1250°Cの温度でエピタキシャル反応器中で前処理する工程、その際、基板の厚さがほとんど変化しない、及び(c) 前処理された基板の前面にエピタキシャル層を析出させる工程、を有することを特徴とする、半導体基板の製造方法。
F-Term (10):
5F045AC01 ,  5F045AC03 ,  5F045AC13 ,  5F045AD13 ,  5F045AD14 ,  5F045AD15 ,  5F045AD16 ,  5F045AF01 ,  5F045AF03 ,  5F045BB12
Patent cited by the Patent:
Cited by applicant (5)
Show all
Cited by examiner (1)

Return to Previous Page