Pat
J-GLOBAL ID:200903021541896468

半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 高田 守
Gazette classification:公開公報
Application number (International application number):1994077247
Publication number (International publication number):1995283306
Application date: Apr. 15, 1994
Publication date: Oct. 27, 1995
Summary:
【要約】【目的】 微細な配線層パターンに対して充分なスルーホールサイズを確保できる多層配線構造を有する半導体装置およびその製造方法を提供する。【構成】 半導体基板101上の絶縁膜1,1aに第1の金属配線層103を形成した後、絶縁膜2,2a,3,3aを順次積層する。その後絶縁膜3,3aに絶縁膜2aをエッチングストッパーとして第2の金属配線層用溝7を形成し、第2の金属配線層用溝7パターンをマスクとし絶縁膜1aをエッチングストッパーとしてスルーホール106を形成する。その後第2の金属配線層用溝7とスルーホール106に第2の配線層を形成する。【効果】 充分な大きさを持つスルーホールを容易に安定して形成できる。
Claim (excerpt):
半導体基板上に形成された第1の絶縁膜、上記第1の絶縁膜内に形成された第1の配線層、上記第1の絶縁膜および第1の配線層上に形成された層間絶縁膜、上記層間絶縁膜上に形成された第2の絶縁膜、および上記第2の絶縁膜内に形成された第2の配線層を備え、上記層間絶縁膜内に形成したスルーホールを介して上記第1の配線層と第2の配線層とを接続する半導体装置において、上記第1の絶縁膜は上記層間絶縁膜のエッチングに対してエッチングレートの低い材料とし、上記層間絶縁膜は上記第2の絶縁膜のエッチングに対してエッチングレートの低い材料とし、上記第2の絶縁膜は上記層間絶縁膜のエッチングに対してエッチングレートの低い材料としたことを特徴とする半導体装置。
Patent cited by the Patent:
Cited by examiner (10)
  • 特開平3-108359
  • 特開昭63-027038
  • 特開平3-205829
Show all

Return to Previous Page