Pat
J-GLOBAL ID：200903021670053663

メモリコントローラ

Inventor：
川▲崎▼ 健一

About 川▲崎▼ 健一


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：2004296469
Publication number (International publication number)：2006107352
Application date： Oct. 08, 2004
Publication date： Apr. 20, 2006
Summary：
【課題】DDRSDRAM仕様において、データストローブ信号の信号不定状態に影響されることのないメモリコントローラを提供することを目的とする。【解決手段】メモリコントローラは、データストローブ信号の受信端に結合されデータストローブ信号を遅延した第1のタイミング信号を出力する遅延回路と、遅延回路の出力とデータ信号の受信端とに結合されデータ信号を第1のタイミング信号に応答して取り込む第1のフリップフロップと、遅延回路の出力に結合され第1のタイミング信号を処理した第2のタイミング信号を出力する信号確定状態維持回路と、信号確定状態維持回路の出力とデータ信号の受信端とに結合されデータ信号を第2のタイミング信号に応答して取り込む第2のフリップフロップを含み、信号確定状態維持回路は第1のタイミング信号が不定状態となってから所定の時間の間は第2のタイミング信号の確定状態を維持する。【選択図】図5
Claim (excerpt)：
データストローブ信号の受信端に結合され該データストローブ信号を遅延した第1のタイミング信号を出力する遅延回路と、 該遅延回路の出力とデータ信号の受信端とに結合され該データ信号を該第1のタイミング信号に応答して取り込む第1のフリップフロップと、 該遅延回路の該出力に結合され該第1のタイミング信号を処理した第2のタイミング信号を出力する信号確定状態維持回路と、 該信号確定状態維持回路の出力と該データ信号の該受信端とに結合され該データ信号を該第2のタイミング信号に応答して取り込む第2のフリップフロップ を含み、該信号確定状態維持回路は該第1のタイミング信号が不定状態となってから所定の時間の間は該第2のタイミング信号の確定状態を維持することを特徴とするメモリコントローラ。
IPC (1)：
G06F 12/00
FI (3)：
G06F12/00 564A ,  G06F12/00 564D ,  G06F12/00 597D
F-Term (1)：
5B060CC01
Patent cited by the Patent：
Cited by applicant (3) Cited by examiner (2)
  • 半導体記憶装置
    Gazette classification：公開公報   Application number：特願平11-019831   Applicant：日本電気アイシーマイコンシステム株式会社
  • 半導体記憶装置
    Gazette classification：公開公報   Application number：特願2000-306775   Applicant：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ

Return to Previous Page

TOP

BOTTOM