Pat
J-GLOBAL ID：200903036849283790

同期式半導体メモリ装置のデータ入力回路及びデータ入力方法

Inventor：
鄭又燮

About 鄭又燮


Applicant, Patent owner：
三星電子株式会社

About 三星電子株式会社


Agent (1)： 大塚 康徳 (外3名)
Gazette classification：公開公報
Application number (International application number)：2002321516
Publication number (International publication number)：2003151271
Application date： Nov. 05, 2002
Publication date： May. 23, 2003
Summary：
【要約】【課題】同期式半導体メモリ装置のデータ入力回路を提供する。【解決手段】検出手段によってデータストローブ信号の位相がクロック信号の位相に進んでいるのか、或いは遅れているのかを検出し、遅延手段によって、前記データストローブ信号の位相が前記クロック信号の位相より進んでいる場合には前記データストローブ信号を第1時間だけ遅延させ、前記データストローブ信号の位相が前記クロック信号の位相より遅れている場合には第2時間だけ遅延させる。そして、前記遅延手段の出力信号に応じて前記データストローブ信号により以前にフェッチされた第1入力データ信号を前記クロック信号に同期させる。すなわち、本発明のデータ入力回路は、前記クロック信号の周波数が所定の臨界値を超過する場合に調整可能な内部遅延を利用して内部データ信号を効果的に同期させる。
Claim (excerpt)：
ストローブ信号を受信して前記ストローブ信号を遅延させて、第1遅延ストローブ信号を提供する第1遅延手段と、前記第1遅延ストローブ信号に応答して入力データ信号からデータをフェッチして第1入力データ信号を発生するフェッチ回路と、前記ストローブ信号とクロック信号との相対的位相差を検出する検出手段と、前記第1遅延ストローブ信号を受信して、前記検出手段により検出された相対的位相差に応じて調節された遅延時間だけ前記第1遅延ストローブ信号をさらに遅延させて第2遅延ストローブ信号を発生する第2遅延手段と、前記第2遅延ストローブ信号に応答して前記第1入力データ信号からデータをフェッチして第2データ信号を発生するデータ入力同期手段とを備えることを特徴とする同期式半導体メモリ装置の回路。
IPC (2)：
G11C 11/407 ,  G11C 11/409
FI (3)：
G11C 11/34 354 C ,  G11C 11/34 362 S ,  G11C 11/34 354 P
F-Term (10)：
5M024AA27 ,  5M024BB03 ,  5M024BB34 ,  5M024DD39 ,  5M024DD83 ,  5M024GG01 ,  5M024JJ32 ,  5M024PP01 ,  5M024PP02 ,  5M024PP07
Patent cited by the Patent：
Cited by applicant (3) Cited by examiner (1)
  • 半導体記憶装置
    Gazette classification：公開公報   Application number：特願2001-258208   Applicant：三菱電機株式会社

Return to Previous Page

TOP

BOTTOM