Pat
J-GLOBAL ID：200903021688402118
抵抗変化素子の製造方法および不揮発性抵抗変化メモリデバイスの製造方法、並びに不揮発性抵抗変化メモリデバイス
Inventor：
,
Applicant, Patent owner：
Agent (3)：
山本 秀策
, 安村 高明
, 大塩 竹志
Gazette classification：公開公報
Application number (International application number)：2002381979
Publication number (International publication number)：2004241396
Application date： Dec. 27, 2002
Publication date： Aug. 26, 2004
Summary：
【課題】不揮発性抵抗変化メモリデバイスの回路歩留まりを向上させるとともに、メモリ性能を向上させる。【解決手段】シリコン基板を準備する工程と、基板上にシリコン酸化層を形成する工程と、シリコン酸化層上に、白金およびイリジウムからなる金属の群から選択される金属によって第1金属層を形成する工程と、第1金属層上にペロブスカイト金属酸化薄膜を形成する工程と、ペロブスカイト金属酸化薄膜上に、白金およびイリジウムからなる金属の群から選択される金属によって第2金属層を堆積する工程と、第2金属層を堆積する工程によって得られる積層構造体を約400°C〜700°Cの温度で、約5分〜3時間アニーリングする工程と、第1金属層と第2金属層との間の抵抗を変化させる工程とを含む。【選択図】 図1
Claim (excerpt)：
シリコン基板を準備する工程と、
該基板上にシリコン酸化層を形成する工程と、
該シリコン酸化層上に、白金およびイリジウムからなる金属の群から選択される金属によって第1金属層を形成する工程と、
該第1金属層上にペロブスカイト金属酸化薄膜を形成する工程と、
該ペロブスカイト金属酸化薄膜上に、白金およびイリジウムからなる金属の群から選択される金属によって第2金属層を堆積する工程と、
該第2金属層を堆積する工程によって得られる積層構造体を約400°C〜700°Cの温度で、約5分〜3時間アニーリングする工程と、
前記第1金属層と第2金属層との間の抵抗を変化させる工程と、
を含む抵抗変化素子の製造方法。
IPC (2)：
FI (2)：
H01L45/00 C
, H01L27/10 451
5F083FZ10
, 5F083JA38
, 5F083JA45
, 5F083PR34
Cited by examiner (5)
Show all
Return to Previous Page
