Pat
J-GLOBAL ID:200903022013734142

集積回路の配線方法

Inventor:
Applicant, Patent owner:
Agent (1): 坂口 博 (外1名)
Gazette classification:公開公報
Application number (International application number):1998298412
Publication number (International publication number):1999204531
Application date: Oct. 20, 1998
Publication date: Jul. 30, 1999
Summary:
【要約】【課題】 高性能VLSIチップに必要な配線グラウンド・ルールに適合する相互接続構造を形成する方法を提供する。【解決手段】 半導体基板上に銅シード層をスパッタ被覆し、フォトレジストを付着してパターン形成し、フォトレジストの開口部内に金属を電気めっきまたは無電解めっきし、残留フォトレジストを剥ぎ取り、電気めっきまたは無電解めっきした金属よりも速い速度で銅シード層を優先的にエッチングするエッチャントで対象となるめっきフィーチャを大きくエッチングまたは変形することなく銅シード層をエッチングすることによって、集積回路に金属配線を提供する。
Claim (excerpt):
半導体基板上に銅をスパッタ被覆して、銅シード層を提供する段階と、前記銅シード層上にフォトレジストを付着し、前記フォトレジストをパターン形成する段階と、パターン形成したフォトレジストの開口部内の露出した銅シード層上に、金属を電気めっきまたは無電解めっきする段階と、残りのフォトレジストを剥ぎ取る段階と、電気めっきまたは無電解めっきした金属よりも速い速度で前記銅シード層を優先的にエッチングするエッチャントを使って、電気めっきまたは無電解めっきの金属で覆われていない露出した銅シード層をエッチングする段階とを含む、集積回路に金属配線を提供する方法。
IPC (3):
H01L 21/3205 ,  H01L 21/288 ,  H01L 21/3065
FI (3):
H01L 21/88 B ,  H01L 21/288 M ,  H01L 21/302 J
Patent cited by the Patent:
Cited by examiner (4)
  • 多層配線基板の製造方法
    Gazette classification:公開公報   Application number:特願平5-202330   Applicant:株式会社東芝
  • 特開平2-045996
  • 特開平3-006023
Show all

Return to Previous Page