Pat

J-GLOBAL ID：200903022234149929

半導体装置およびその製造方法

Inventor： 船橋 博文 ,  樹神 雅人 ,  早川 哲生
Applicant, Patent owner： 株式会社豊田中央研究所
Agent (1)： 布施 行夫 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996145114
Publication number (International publication number)：1997307101
Application date： May. 15, 1996
Publication date： Nov. 28, 1997
Summary：

【要約】【課題】 RIE等により生じる加工歪みの悪影響を除去する新規な方法を提供し、また、トレンチの鋭角な角部を丸めるのに適した新規な技術を提供することである。【解決手段】 溝(トレンチ)の形成に伴う、「エッチングダメージの悪影響の排除」および「鋭角なエッジ部の丸め」のために、固相エピタキシャル成長(SPE)技術を用いる。SPE法では、まず、CVD法によりアモルファス半導体層150を形成する。アモルファス層は、溝のコーナー部で曲率をもって堆積する。そして、SPEによりアモルファス層を単結晶化すると、その曲率をもったアモルファス層の形態をそのまま維持して単結晶層ができあがる。したがって、容易に、鋭角なコーナー部170,180の丸めが達成される。また、同時に、加工歪みのない無欠陥単結晶層を、エッチングダメージが残る溝の側壁上に形成できるため、そのダメージがマスクされ、良好な結晶の表面が容易に実現する。

Claim (excerpt)：

表面部分に結晶の歪みが存在する半導体単結晶基板の前記表面上に、アモルファス半導体層を形成する工程と、所定の熱処理により、前記半導体単結晶基板の表面を種結晶部とする固相エピタキシャル成長(Solid Phase Epitaxy;SPE)を生じせしめ、前記アモルファス半導体層を単結晶化し、前記結晶の歪みを覆い隠すような単結晶層を形成する工程と、を有することを特徴とする半導体装置の製造方法。

Patent cited by the Patent：

Cited by examiner (4)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平4-211562   Applicant：株式会社東芝
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平4-080827   Applicant：株式会社東芝
• 特開昭61-229317
  
• 特開昭62-105476