Pat
J-GLOBAL ID:200903022413021099

半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 滝本 智之 (外1名)
Gazette classification:公開公報
Application number (International application number):1995047004
Publication number (International publication number):1996250620
Application date: Mar. 07, 1995
Publication date: Sep. 27, 1996
Summary:
【要約】【目的】 小型化、外部接続電極間の狭ピッチ化、多ピン化の要望に応え、基板実装時の接合検査ができる半導体装置を提供する。【構成】 半導体素子4を搭載したリードレス回路基板5と、半導体素子4とワイヤー6によって電気的に接続される電極パッド部7,8と、電極パッド部7と接続している外部接続用の側面外部接続電極9と、電極パッド部8と接続している外部接続用の裏面外部接続電極10と、リードレス回路基板5上の半導体素子4、ワイヤー6の領域を樹脂封止した封止体11とで構成され、半導体素子4の配線数が多くなっても、側面と裏面との両面に外部接続電極を設けているので、多ピン化に十分対応することができ、超多ピン化が実現できる。また側面外部接続電極9と裏面外部接続電極10とを同時に基板に実装することにより、実装接続強度がより強力となり、接合安定性が向上する。
Claim (excerpt):
絶縁性の回路基板と、前記回路基板の表面上に機械的・電気的に載置された半導体素子と、前記回路基板の表面上に設けられた第1の電極パッド部と第2の電極パッド部と、前記半導体素子と前記第1,第2の電極パッド部とを電気的に接続した接続手段と、前記第1の電極パッド部と電気的接続し、前記回路基板の側面領域に設けられた第1の外部接続電極と、前記第2の電極パッド部と前記回路基板の内部において電気的接続し、前記回路基板の裏面領域に配列された第2の外部接続電極と、前記回路基板上の半導体素子の領域を覆った封止体とよりなることを特徴とする半導体装置。
FI (2):
H01L 23/12 E ,  H01L 23/12 L
Patent cited by the Patent:
Cited by examiner (6)
Show all

Return to Previous Page