Pat
J-GLOBAL ID:200903022510379224
不揮発性半導体メモリ装置の製造方法
Inventor:
,
,
,
Applicant, Patent owner:
Agent (1):
佐藤 隆久
Gazette classification:公開公報
Application number (International application number):2001254458
Publication number (International publication number):2003068892
Application date: Aug. 24, 2001
Publication date: Mar. 07, 2003
Summary:
【要約】【課題】電荷注入速度を向上させるために有効な、製造条件の変更指針(パラメータ)を新たに提案し、このパラメータに基づいて決定された条件を用いた製造方法を提供する。【解決手段】チャネルが形成される半導体CH表面に、電荷蓄積膜CSを含む複数の誘電体膜BTM,CS,TOPからなるゲート誘電体膜を形成する。そのうち電荷蓄積膜CSの形成工程が、所定のバイアス条件下で所望の電荷注入速度が達成されるために必要な、当該電荷蓄積膜内のSi-Hボンド面密度の下限値を決定する工程と、Si-Hボンド面密度が下限値以上となる成膜条件(例えば、ガス流量比)を決定する工程と、決定した成膜条件に従って電荷蓄積膜CSを成膜する工程とを含む。
Claim (excerpt):
チャネルが形成される半導体表面に、電荷蓄積膜を含む複数の誘電体膜からなるゲート誘電体膜を形成する工程を含む不揮発性半導体メモリ装置の製造方法であって、電荷蓄積膜の形成工程が、所定のバイアス条件下で所望の電荷注入速度が達成されるために必要な、当該電荷蓄積膜内のSi-Hボンド面密度の下限値を決定する工程と、Si-Hボンド面密度が下限値以上となる成膜条件を決定する工程と、決定した成膜条件に従って電荷蓄積膜を成膜する工程とを含む不揮発性半導体メモリ装置の製造方法。
IPC (4):
H01L 21/8247
, H01L 27/115
, H01L 29/788
, H01L 29/792
FI (2):
H01L 29/78 371
, H01L 27/10 434
F-Term (37):
5F083EP18
, 5F083EP43
, 5F083EP44
, 5F083EP63
, 5F083EP68
, 5F083ER03
, 5F083ER09
, 5F083ER19
, 5F083ER30
, 5F083HA02
, 5F083JA02
, 5F083JA04
, 5F083JA35
, 5F083JA36
, 5F083JA37
, 5F083JA39
, 5F083JA40
, 5F083NA01
, 5F083PR12
, 5F083PR15
, 5F083PR21
, 5F083PR33
, 5F083PR36
, 5F083PR39
, 5F083ZA21
, 5F101BA45
, 5F101BB05
, 5F101BC02
, 5F101BD07
, 5F101BE05
, 5F101BE06
, 5F101BE07
, 5F101BH02
, 5F101BH03
, 5F101BH05
, 5F101BH06
, 5F101BH16
Patent cited by the Patent:
Cited by examiner (6)
-
特開昭60-059779
-
半導体不揮発性記憶装置の製造方法
Gazette classification:公開公報
Application number:特願平11-375149
Applicant:ソニー株式会社
-
特開平2-130963
-
特開昭60-060770
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平11-169693
Applicant:日本電気株式会社
-
半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願平11-150929
Applicant:株式会社東芝
Show all
Return to Previous Page