Pat
J-GLOBAL ID：200903066427777894

半導体装置及びその製造方法

Inventor：
東郷 光洋

About 東郷 光洋


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 後藤 洋介 (外1名)
Gazette classification：公開公報
Application number (International application number)：1999169693
Publication number (International publication number)：2000200888
Application date： Jun. 16, 1999
Publication date： Jul. 18, 2000
Summary：
【要約】【課題】 窒化膜を有する半導体装置において、窒化膜からの水素遊離による素子特性の不安定を防止する。【解決手段】 基板上に形成され予め定められたサイズ(例えば、0.25μm)以下表面チャネル型トランジスタ(例えば、CMOSFET又はPMOSFET)が形成されている。表面チャネル型トランジスタの上側に容量部が形成されており、基板上には容量部のみを覆う状態て ゚容量絶縁膜として窒化膜31が形成されている。
Claim (excerpt)：
少なくとも表面チャネル型トランジスタと容量部とを備える半導体装置において、前記容量部の容量絶縁膜に窒化膜を有し、該窒化膜が容量絶縁部以外の少なくとも一部で除去されていることを特徴とする半導体装置。
IPC (6)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/092
FI (5)：
H01L 27/10 651 ,  H01L 27/04 C ,  H01L 27/08 321 J ,  H01L 27/10 621 B ,  H01L 27/10 691
F-Term (19)：
5F038AC15 ,  5F038DF05 ,  5F048AA07 ,  5F048AB01 ,  5F048BA01 ,  5F048BF03 ,  5F048BG11 ,  5F048DA23 ,  5F083AD22 ,  5F083AD42 ,  5F083JA19 ,  5F083JA32 ,  5F083MA06 ,  5F083MA17 ,  5F083MA19 ,  5F083NA01 ,  5F083PR12 ,  5F083PR21 ,  5F083PR36
Patent cited by the Patent：
Cited by examiner (11)
Show all

Return to Previous Page

TOP

BOTTOM