Pat
J-GLOBAL ID:200903023232848842

半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 高田 守 (外1名)
Gazette classification:公開公報
Application number (International application number):1998290528
Publication number (International publication number):2000124450
Application date: Oct. 13, 1998
Publication date: Apr. 28, 2000
Summary:
【要約】【課題】 本発明は半導体装置に関し、所望の素子特性を損なうことなく、トランジスタの集積度を高めることを目的とする。【解決手段】 NMOSトランジスタの基板領域として機能するPウェル14中にN型ソース領域16とN型ドレイン領域18とを形成する。N型ソース領域16と導通する第1のコンタクトプラグ34と、N型ドレイン領域18と導通する第2のコンタクトプラグ36とを設ける。N型ソース領域16は、Pウェル14と短絡するように設ける。N型ドレイン領域18は、Pウェル14と非短絡状態となるように設ける。N型ソース領域16を、N型ドレイン領域18に比して小さくする。
Claim (excerpt):
基板領域中に、前記基板領域の電気電導型と異なる型の電気電導型となる第1の拡散領域と第2の拡散領域とを備える半導体装置であって、前記第1の拡散領域と導通する第1のコンタクト電極と、前記第2の拡散領域と導通する第2のコンタクト電極とを備えると共に、前記第1の拡散領域は、前記基板領域と短絡するように設けられており、前記第2の拡散領域は、前記基板領域との間に、前記基板領域と前記第1の拡散領域との間に生ずる電位差に比して大きな電位差を与えてしようされ、かつ、前記第1の拡散領域は、前記第2の拡散領域に比して小さいことを特徴とする半導体装置。
IPC (2):
H01L 29/78 ,  H01L 21/336
FI (2):
H01L 29/78 301 P ,  H01L 29/78 301 X
F-Term (19):
5F040DA10 ,  5F040DA12 ,  5F040DB01 ,  5F040DC01 ,  5F040EA09 ,  5F040EF02 ,  5F040EH02 ,  5F040EH07 ,  5F040EH08 ,  5F040EJ02 ,  5F040EJ03 ,  5F040EJ08 ,  5F040EK02 ,  5F040EK05 ,  5F040EM01 ,  5F040FC00 ,  5F040FC10 ,  5F040FC13 ,  5F040FC19
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page