Pat

J-GLOBAL ID：200903023838892480

半導体集積回路装置

Inventor： 萬 代 亮 一 ,  坂 上 健 二 ,  関 敬 子
Applicant, Patent owner： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1998090176
Publication number (International publication number)：1999065699
Application date： Apr. 02, 1998
Publication date： Mar. 09, 1999
Summary：

【要約】【課題】 プロセスによる変動があってもクロックスキューを可及的に低減する。【解決手段】 クロック信号を出力するDLL回路と、このDLL回路の出力端に一端が接続されて前記クロック信号を通す少なくとも1個の配線部と、この配線部を介して前記DLL回路からのクロック信号を受ける少なくとも1個の負荷回路とを備える複数の機能ブロックを有し、前記DLL回路は基準クロックと前記配線部の他端からのクロック信号との位相差が所定値となるクロック信号を出力することを特徴とする。

Claim (excerpt)：

第1のクロック信号を出力するDLL回路と、このDLL回路の出力端に一端が接続されて前記第1のクロック信号を通す少なくとも1個の配線部と、この配線部を介して前記DLL回路からの第1のクロック信号を受ける少なくとも1個の負荷回路と、を各々が備える複数の機能ブロックを有し、前記DLL回路は基準クロック信号と前記配線部の他端から出力される第2のクロック信号との位相差が所定値となる第1のクロック信号を出力することを特徴とする半導体集積回路装置。

IPC (7)：

G06F 1/10 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822 ,  H03K 3/02 ,  H03K 5/13 ,  H03L 7/06

FI (6)：

G06F 1/04 330 A ,  H03K 3/02 J ,  H03K 5/13 ,  H01L 21/82 W ,  H01L 27/04 D ,  H03L 7/06 J

Patent cited by the Patent：

Cited by examiner (4)

• 特開平3-101412
  
• クロック供給方式
  Gazette classification：公開公報   Application number：特願平6-176920   Applicant：株式会社日立製作所, 日立コンピュータエンジニアリング株式会社
• クロックスキュー低減回路
  Gazette classification：公開公報   Application number：特願平7-247341   Applicant：株式会社日立製作所
• 半導体回路
  Gazette classification：公開公報   Application number：特願平8-096506   Applicant：松下電器産業株式会社