Pat
J-GLOBAL ID:200903025408924608
半導体装置の製造方法及びレチクル
Inventor:
Applicant, Patent owner:
Agent (1):
鈴木 喜三郎 (外2名)
Gazette classification:公開公報
Application number (International application number):1999207897
Publication number (International publication number):2001035776
Application date: Jul. 22, 1999
Publication date: Feb. 09, 2001
Summary:
【要約】【課題】遮光パターンを設けることなく、スクライブライン領域の有効利用を実現する半導体装置の製造方法及びレチクルを提供する。【解決手段】集積回路チップ領域CAを含む露光パターンPTNに対して積極的なオーバーラップ用領域OLAが設けられる。この領域は露光パターンPTNの4辺最外周に略等しく幅w0で設けられる。集積回路チップ領域CAどうしは、幅w1を有するスクライブライン領域SLAを隔てて離間する。オーバーラップ用領域OLAはこの領域SLAの一部として設けられることになる。さらに、上記パターンPTN4辺の外周のうち、所定の隣接する2辺のみに対してオーバーラップ用領域OLAの内側の領域SLA内に幅w2の有用領域SLA-Vが設けられる。有用領域SLA-Vには少なくともアライメントマークが形成される。
Claim (excerpt):
半導体ウェハに複数の集積回路チップ領域がスクライブライン領域を隔てて形成されるよう所定のマスクパターンを露光するプロセスを含む半導体装置の製造方法において、露光されるパターン4辺を構成する前記スクライブライン領域が含まれる外周に関し、隣接する前記パターンに対して積極的なオーバーラップ用領域が設けられると共にそのうちの所定の隣接する2辺のみに対して前記オーバーラップ用領域の内側に少なくともアライメントマークを形成する有用領域が設けられ、前記アライメントマークに従って被投影領域をずらしながら前記パターンを繰り返し露光する工程と、前記オーバーラップ用領域に関し、前記有用領域が設けられる2辺側では少なくとも前記集積回路チップに近い前記有用領域との境界線を削除するように、かつ、有用領域のない2辺側では少なくとも前記集積回路チップから遠い前記パターンの外縁を削除するようにダイシングする工程と、を具備したことを特徴とする半導体装置の製造方法。
IPC (2):
FI (4):
H01L 21/30 514 C
, G03F 1/08 A
, G03F 1/08 N
, H01L 21/30 515 F
F-Term (8):
2H095BA01
, 2H095BE03
, 2H095BE08
, 5F046AA20
, 5F046AA25
, 5F046BA04
, 5F046EB01
, 5F046EB07
Patent cited by the Patent:
Cited by examiner (4)
-
特開平2-127641
-
半導体装置製造用フォトマスク
Gazette classification:公開公報
Application number:特願平6-201123
Applicant:日鉄セミコンダクター株式会社
-
特開平2-118641
-
レチクルマスクの作成方法
Gazette classification:公開公報
Application number:特願平9-145458
Applicant:三星電子株式会社
Show all
Return to Previous Page