Pat
J-GLOBAL ID：200903025704715682
LSI用パターンのレイアウト作成方法、LSI用パターンの形成方法及びLSI用マスクデータの作成方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
前田 弘 (外1名)
Gazette classification：公開公報
Application number (International application number)：2000048766
Publication number (International publication number)：2000314954
Application date： Feb. 25, 2000
Publication date： Nov. 14, 2000
Summary：
【要約】【課題】 LSIに所望の微細化を図りながら動作可能な回路パターンを形成できる近接効果補正を確実に施せるようにする。【解決手段】 まず、デザインルール、基本プロセス条件等を設定する(SB1)。次に、設定されたデザインルールに基づいて回路パターンを作成した後(SB2)、作成した回路パターンがデザインルールを満たしているかを検証する(SB3)。次に、OPCパターン作成仕様を設定し(SB5)、OPCパターン作成仕様に基づいて各回路パターンからOPCパターンを作成する(SB6)。次に、作成されたOPCパターンがOPCパターン配置ルールを満たすかを検証する(SB7)。次に、OPC効果が得られるかを検証する(SB10)。ここで、OPC効果を得られない回路パターン配置があると判定された場合は(SB11)、OPC効果を得られない回路パターン配置が発生しないようにデザインルールを修正する(SB12)。
Claim (excerpt)：
複数の回路パターンを含むLSI用パターンにおける前記複数の回路パターンを設計する回路パターン設計工程と、設計した回路パターンの初期配置を行なう初期配置工程と、初期配置された回路パターンのうち互いに隣接又は交差して配置された回路パターンに対して近接効果補正を施すことにより、隣接又は交差して配置された回路パターンから近接効果補正パターンを作成する近接効果補正パターン作成工程と、前記近接効果補正が有効であるか否かを判定する補正効果判定工程と、無効と判定された場合に、前記近接効果補正が有効となるように前記回路パターンを規定するデザインルールを変更するデザインルール変更工程と、変更されたデザインルールに基づいて、初期配置された回路パターンを再配置する回路パターン再配置工程とを備えていることを特徴とするLSI用パターンのレイアウト作成方法。
IPC (3)：
G03F 1/08
, G06F 17/50
, H01L 21/027
G03F 1/08 A
, G06F 15/60 658 M
, H01L 21/30 502 P
Cited by applicant (2)
Cited by examiner (2)
Return to Previous Page
