Pat
J-GLOBAL ID：200903025765437448

半導体素子の配線層形成方法

Inventor：
ジュン キ キム

About ジュン キ キム


Applicant, Patent owner：
エルジイ・セミコン・カンパニイ・リミテッド

About エルジイ・セミコン・カンパニイ・リミテッド


Agent (1)： 中村 純之助 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995304452
Publication number (International publication number)：1996213462
Application date： Nov. 22, 1995
Publication date： Aug. 20, 1996
Summary：
【要約】【課題】コンタクトホ-ルへの金属膜の充填特性が良好で、生産性が高い、半導体素子の配線層形成方法を提供する。【解決手段】(1)素子が形成された半導体基板20上に絶縁膜21を蒸着した後、写真食刻を施してコンタクトホ-ルT′を形成する工程と、(2)コンタクトホ-ルT′の内面及び底面と絶縁膜21上とにW、TiNまたはTiW等の金属を蒸着して障壁メタル層23を形成する工程と、(3)障壁メタル層23上に化学気相蒸着法でAlからなる第1金属膜24を形成する工程と、(4)第1金属膜24の上にAlからなる第2金属膜27を高温で蒸着する工程とを含んでなる。
Claim (excerpt)：
(1)素子が形成された半導体基板上に絶縁膜を蒸着した後、写真食刻を施してコンタクトホ-ルを形成する工程と、(2)上記コンタクトホ-ルの内面及び底面と上記絶縁膜上とにW、TiNまたはTiW等の金属を蒸着して障壁メタル層を形成する工程と、(3)上記障壁メタル層上に化学気相蒸着法でAlからなる第1金属膜を形成する工程と、(4)上記第1金属膜の上にAlからなる第2金属膜を高温で蒸着する工程と、を含むことを特徴とする半導体素子の配線層形成方法。
IPC (3)：
H01L 21/768 ,  H01L 21/285 ,  H01L 21/3205
FI (4)：
H01L 21/90 D ,  H01L 21/88 R ,  H01L 21/88 N ,  H01L 21/88 K
Patent cited by the Patent：
Cited by examiner (5)
  • 半導体装置の製造方法
    Gazette classification：公開公報   Application number：特願平4-013114   Applicant：富士通株式会社
  • 特開平4-162569
  • 半導体装置及びその製造方法
    Gazette classification：公開公報   Application number：特願平5-104588   Applicant：株式会社東芝
Show all

Return to Previous Page

TOP

BOTTOM