Pat

J-GLOBAL ID：200903026322954527

論理セルライブラリ生成装置と配線レイアウト方法及び配線レイアウト装置

Inventor： 小田 典明
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 菅野 中
Gazette classification：公開公報
Application number (International application number)：1997217796
Publication number (International publication number)：1999067916
Application date： Aug. 12, 1997
Publication date： Mar. 09, 1999
Summary：

【要約】【課題】 微細配線が搭載された半導体論理回路において、配線遅延時間の見積りを正確に行う。【解決手段】 デバイス・シミュレータ4により配線の三次元的な配置に応じた配線容量値、配線抵抗値を算出し、その情報をライブラリ5に格納しておき、一旦配線をレイアウトした時点で出力トランジスタの駆動能力を考慮して配線遅延時間を計算し、最大遅延規格に適合しない場合には、再度レイアウトをやり直すようにしている。

Claim (excerpt)：

多層配線の断面形状と、配線材料及び層間絶縁膜材料の物性定数と、配線の配置情報とに基づき、各配線について、ライブラリに格納された各位置における容量値及び抵抗値を用いてレイアウトすることを特徴とする配線レイアウト方法。

FI (2)：

H01L 21/82 W ,  H01L 21/82 C

Patent cited by the Patent：

Cited by examiner (2)

• 半導体論理セルライブラリ生成装置
  Gazette classification：公開公報   Application number：特願平3-286447   Applicant：富士通株式会社
• 最適スタンダードセル選択方法
  Gazette classification：公開公報   Application number：特願平5-239335   Applicant：日本電気株式会社