半導体集積回路装置

Inventor： ,
Applicant, Patent owner：
Agent (1)：深見久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1996290963
Publication number (International publication number)：1998135424
Application date： Nov. 01, 1996
Publication date： May. 22, 1998
Summary：

【要約】【課題】ロジック回路とDRAMが混載されているシステムチップにおいて、ダイナミックリフレッシュ特性が改善され、かつ高速動作が可能なシステムチップを提供する。【解決手段】システムチップ1000においては、電源供給線および接地線は、入出力バッファ回路、ロジック回路、メモリセルアレイ等の各々について独立して設けられている。また、ワード線は非選択状態においては、負電位に保持される。さらに、センスアンプは、その動作の初期においては、外部電源電位Vccを直接供給されて動作し、所定期間経過後内部降圧回路から出力される内部電源電位Vccsにより動作する。

Claim (excerpt)：

外部から第1の電源電位および前記第1の電源電位よりも高い第2の電源電位が供給されて動作する半導体集積回路装置であって、前記第2の電源電位を受けて、前記第1の電源電位と前記第2の電源電位との間の内部電源電位を供給する内部降圧手段と、データを保持するメモリ手段とを備え、前記メモリ手段は、記憶するデータのレベルのうちの1つが前記内部電源電位に対応するデータを保持する、行列状に配置された複数のメモリセルと、複数の前記メモリセルの行にそれぞれ対応して設けられる複数のワード線と、選択された前記ワード線の電位を前記第2の電源電位とすることで、対応するメモリセルの行を選択する行選択手段とを含み、前記第1の電源電位と前記第2の電源電位とを、一方および他方動作電源電位として動作し、前記メモリ手段に保持されるデータに対して所定の論理演算を行なって出力する論理演算手段と、前記第1の電源電位と前記第2の電源電位とを、一方および他方動作電源電位として動作し、前記論理演算手段の出力信号をバッファ処理して出力するバッファ回路とをさらに備える、半導体集積回路装置。

IPC (5)：

H01L 27/108 , H01L 21/8242 , G11C 11/407 , H01L 27/04 , H01L 21/822

FI (3)：

H01L 27/10 681 C , G11C 11/34 354 F , H01L 27/04 A

Patent cited by the Patent：

Cited by examiner (9)

特開平4-113582
低電力DRAMおよびその電力消費の減少方法
Gazette classification：公開公報 Application number：特願平5-092308 Applicant：日鉄セミコンダクター株式会社, ユナイテッドメモリーズインコーポレイテッド
特開平2-143553

Show all

Return to Previous Page