Pat
J-GLOBAL ID：200903026785685215

強誘電体を用いた半導体記憶素子の構造

Inventor：
谷 幸一

About 谷 幸一


Applicant, Patent owner：
沖電気工業株式会社

About 沖電気工業株式会社


Agent (1)： 大西 健治
Gazette classification：公開公報
Application number (International application number)：1998296770
Publication number (International publication number)：2000124409
Application date： Oct. 19, 1998
Publication date： Apr. 28, 2000
Summary：
【要約】【目的】 強誘電体を用いた半導体記憶素子において、セル面積を縮小し、より微細なセル構造を実現することで、素子の集積度を向上させることを目的とする。【構成】 本願発明は、強誘電体膜を用いた半導体記憶素子であって、強誘電体膜を相対向する2つの電極で挟んで形成され、かつ強誘電体膜の分極方向により2値の情報を保存可能な容量素子が、コントロールトランジスタのソース若しくはドレインに接続されている構造を有した不揮発性の半導体記憶素子の構造において、ビットラインを隣り合うコントロールトランジスタどうしで共有し、また隣り合う容量素子どうしが各々のプレート線を共有し、かつコントロールトランジスタ上に前記容量素子を配置した。
Claim (excerpt)：
強誘電体膜を用いた半導体記憶素子であって、前記強誘電体膜を相対向する2つの電極で挟んで形成され、かつ前記強誘電体膜の分極方向により2値の情報を保存可能な容量素子がコントロールトランジスタのソース若しくはドレインに接続されている構造を有した半導体記憶素子の構造において、隣り合う前記コントロールトランジスタどうしがビットラインを共有し、また隣り合う前記容量素子どうしが各々のプレート線を共有し、かつ前記コントロールトランジスタ上に前記容量素子を配置したこと、を特徴とする半導体記憶素子の構造。
IPC (4)：
H01L 27/10 451 ,  G11C 11/22 ,  H01L 27/108 ,  H01L 21/8242
FI (3)：
H01L 27/10 451 ,  G11C 11/22 ,  H01L 27/10 651
F-Term (20)：
5F083AD48 ,  5F083AD49 ,  5F083AD53 ,  5F083AD54 ,  5F083FR02 ,  5F083JA14 ,  5F083JA17 ,  5F083JA39 ,  5F083JA40 ,  5F083KA01 ,  5F083KA05 ,  5F083KA19 ,  5F083LA12 ,  5F083LA16 ,  5F083LA19 ,  5F083MA06 ,  5F083MA16 ,  5F083MA17 ,  5F083MA20 ,  5F083PR40
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM