Pat
J-GLOBAL ID：200903027187747130

半導体集積回路の故障検査方法及びレイアウト方法

Inventor：
吉田 貴輝

About 吉田 貴輝

, 
下田 玲祐

About 下田 玲祐


Applicant, Patent owner：
松下電器産業株式会社

About 松下電器産業株式会社


Agent (1)： 森本 義弘
Gazette classification：公開公報
Application number (International application number)：1999307872
Publication number (International publication number)：2001127163
Application date： Oct. 29, 1999
Publication date： May. 11, 2001
Summary：
【要約】【課題】 半導体集積回路のチップ内におけるマスクパターンの物理的な情報、セルや機能ブロックの実績を考慮し、実際の故障に基づく高精度かつ高効率の故障検査やレイアウトを行なう事を可能として、初期不良などの故障の低減に寄与できるようにする。【解決手段】 チップ内におけるマスクパターンの物理的な情報、また、セルや機能ブロックの実績を考慮して、故障の起こりやすさの順番づけ1303及び故障の重みづけを行ない、実際の故障に基づく高精度かつ高効率の故障検査1306やレイアウトを行なう。
Claim (excerpt)：
半導体集積回路における故障の発生しやすい箇所に関する情報もしくは故障を低減するためのに対策すべき情報である故障リストを用いて、前記半導体集積回路の故障検査を行なう半導体集積回路の故障検査方法。
IPC (3)：
H01L 21/82 ,  G01R 31/28 ,  G06F 17/50
FI (6)：
H01L 21/82 B ,  G01R 31/28 F ,  G06F 15/60 658 A ,  G06F 15/60 672 F ,  H01L 21/82 C ,  H01L 21/82 T
F-Term (23)：
2G032AG10 ,  2G032AL14 ,  5B046AA08 ,  5B046BA04 ,  5B046JA01 ,  5F064AA04 ,  5F064BB31 ,  5F064DD13 ,  5F064DD14 ,  5F064DD24 ,  5F064DD25 ,  5F064EE14 ,  5F064EE15 ,  5F064EE16 ,  5F064EE17 ,  5F064EE26 ,  5F064EE27 ,  5F064EE45 ,  5F064EE52 ,  5F064EE54 ,  5F064HH06 ,  5F064HH09 ,  5F064HH11
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM