Pat

J-GLOBAL ID：200903027519406560

半導体集積回路

Inventor： 平本 俊郎 ,  桜井 貴康 ,  犬飼 貴士
Applicant, Patent owner： 東京大学長
Agent (1)： 杉村 暁秀 (外2名)
Gazette classification：公開公報
Application number (International application number)：1999305344
Publication number (International publication number)：2001127611
Application date： Oct. 27, 1999
Publication date： May. 11, 2001
Summary：

【要約】【課題】 CMOS回路部とスイッチ部とが直列に接続されてなる半導体集積回路において、高い駆動力と前記スイッチ部のエリアペナルティを低減させることにより高い集積密度とを有する、新規な半導体集積回路を提供する。【解決手段】 本発明の半導体集積回路は、第1のMOSFETで構成されるCMOS回路部1と第2のMOSFETで構成されるスイッチ部2とが直列に接続されてなる。そして、CMOS回路部1及びスイッチ部2に対して、それぞれ別個に回路部駆動電圧及びスイッチ部駆動電圧を印加するとともに、このスイッチ部駆動電圧の値を前記回路部駆動電圧の値よりも大きくする。

Claim (excerpt)：

第1の金属酸化物半導体電界効果型トランジスタで構成されるCMOS回路部と第2の金属酸化物半導体電界効果型トランジスタで構成されるスイッチ部とを具えるとともに、前記CMOS回路部と前記スイッチ部とが直列に接続されてなる半導体集積回路であって、前記スイッチ部を駆動させる際に、前記CMOS回路部を駆動させる際に印加する回路部駆動電圧よりも高い電圧値のスイッチ部駆動電圧を、前記スイッチ部に印加するようにしたことを特徴とする、半導体集積回路。

IPC (5)：

H03K 17/687 ,  H01L 21/8238 ,  H01L 27/092 ,  H03K 17/04 ,  H03K 17/16

FI (5)：

H03K 17/04 E ,  H03K 17/16 H ,  H03K 17/687 A ,  H01L 27/08 321 L ,  H01L 27/08 321 D

F-Term (25)：

5F048AA00 ,  5F048AA01 ,  5F048AA08 ,  5F048AB10 ,  5F048AC03 ,  5F048BB11 ,  5F048BB14 ,  5F048BB16 ,  5J055AX02 ,  5J055AX12 ,  5J055AX28 ,  5J055AX43 ,  5J055AX47 ,  5J055AX61 ,  5J055BX16 ,  5J055CX00 ,  5J055DX13 ,  5J055DX14 ,  5J055DX22 ,  5J055DX56 ,  5J055DX72 ,  5J055DX83 ,  5J055EY21 ,  5J055GX01 ,  5J055GX06

Patent cited by the Patent：

Cited by examiner (2)

• 半導体集積回路装置
  Gazette classification：公開公報   Application number：特願平9-106877   Applicant：富士通株式会社
• 半導体集積回路装置
  Gazette classification：公開公報   Application number：特願平10-142003   Applicant：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ