半導体集積回路装置

Inventor： , , ,
Applicant, Patent owner： ,
Agent (1)：徳若光政
Gazette classification：公開公報
Application number (International application number)：1998142003
Publication number (International publication number)：1999340806
Application date： May. 25, 1998
Publication date： Dec. 10, 1999
Summary：

【要約】 (修正有)【課題】スタンバイ時においてMOSFETのゲート酸化膜に印加される電圧を小さくし、スタンバイ電流判定のためのIddQ試験等を容易に実施できるようにする。【解決手段】論理回路部LCのCMOS論理ゲートを構成するPチャンネルMOSFETP1のソースと電源電圧VCCとの間に、そのゲート電位VPが、通常動作時は電源電圧VCCより絶対値の大きな第1の電位とされ、待機時には電源電圧VCCと同電位又は電源電圧VCCより絶対値の小さな第2の電位とされるNチャンネルMOSFETN51を設けるとともに、CMOS論理ゲートを構成するNチャンネルMOSFETN1のソースと接地電位VSSとの間に、そのゲート電位VMが、通常動作時は接地電位VSSより低い負電位の第3の電位とされ、待機時には接地電位VSSと同電位又は接地電位VSSよりやや高い第4の電位とされるPチャンネルMOSFETP51を設ける。

Claim (excerpt)：

第1導電型の第1のMOSFETと、上記第1のMOSFETのソースと電源電圧供給点との間に設けられ、そのゲート電位が、通常動作時、上記電源電圧より絶対値の大きな第1の電位とされ、待機時には、上記電源電圧と同電位又は上記電源電圧より絶対値の小さな第2の電位とされる第2導電型の第2のMOSFETとを含んでなることを特徴とする半導体集積回路装置。

IPC (6)：

H03K 19/00 , H01L 21/8238 , H01L 27/092 , H01L 29/78 , H03K 19/0175 , H03K 19/094

FI (5)：

H03K 19/00 A , H01L 27/08 321 L , H01L 29/78 301 X , H03K 19/00 101 M , H03K 19/094 D

Patent cited by the Patent：

Cited by examiner (7)

半導体集積回路
Gazette classification：公開公報 Application number：特願平10-139431 Applicant：株式会社日立製作所, 日立デバイスエンジニアリング株式会社
特開平4-178019
半導体回路
Gazette classification：公開公報 Application number：特願平5-294063 Applicant：ソニー株式会社

Show all

Return to Previous Page