Pat
J-GLOBAL ID：200903028632979042

電界効果トランジスタとその製造方法

Inventor：
原 直紀

About 原 直紀


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1993306923
Publication number (International publication number)：1995161971
Application date： Dec. 08, 1993
Publication date： Jun. 23, 1995
Summary：
【要約】【目的】 本発明は、素子特性を劣化させる他の要因の導入を防ぎつつ、オーミック電極から二次元電子ガスまでの間に低キャリア濃度層を含まない電界効果トランジスタおよびその製造方法を提供する。【構成】 半導体基板1上に少なくともチャネル層3、電子供給層4、キャップ層5が積層され、キャップ層5の開口部6にリセス構造のゲート電極8、キャップ層5上にソース・ドレイン電極8が設けられた電界効果トランジスタにおいて、少なくともゲート電極8に近接するキャップ層5の側壁の露出部に、真性化合物半導体層7が形成されてなる。
Claim (excerpt)：
半導体基板(1) 上に少なくともチャネル層(3) 、電子供給層(4) 、キャップ層(5) が積層され、該キャップ層(5) の開口部(6) にリセス構造のゲート電極(8) 、該キャップ層(5) 上にソース・ドレイン電極(9) が設けられた電界効果トランジスタにおいて、少なくとも該ゲート電極(8) に近接する該キャップ層(5) の側壁の露出部に、真性化合物半導体層(7) が形成されてなることを特徴とする電界効果トランジスタ。
IPC (3)：
H01L 29/778 ,  H01L 21/338 ,  H01L 29/812
FI (2)：
H01L 29/80 H ,  H01L 29/80 B
Patent cited by the Patent：
Cited by applicant (5)
Show all
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM