Pat
J-GLOBAL ID:200903028905079422
データ伝送回路、データ線駆動回路、増幅回路、半導体集積回路及び半導体記憶装置
Inventor:
,
,
,
,
,
,
,
Applicant, Patent owner:
Agent (1):
前田 弘 (外2名)
Gazette classification:公開公報
Application number (International application number):1994118193
Publication number (International publication number):1995161185
Application date: May. 31, 1994
Publication date: Jun. 23, 1995
Summary:
【要約】【目的】 データ伝送回路を備えた半導体集積回路の消費電力を低減し、且つデータ伝送を高速化する。【構成】 データ線対20を駆動するためのドライバー回路6aで、入力差動信号の振幅2.5Vを従来下限とされている電源電圧(約1.5V)よりも小さい0.6Vまで低減する。データ線対20を通じて伝送された差動信号の振幅を増幅回路30で2.5Vまで増幅し、ラッチ回路40でラッチする。ラッチ回路40によるラッチ後は、増幅回路30の動作を停止させる。ドライバー回路6aは、オフリーク電流を増加させないようにNMOSトランジスタQn11〜Qn16のみで構成される。接地側に位置するQn12及びQn14のしきい値電圧を従来下限とされている値(0.3V〜0.6V)に、電源側に位置するQn11及びQn13のしきい値電圧を該下限値より低い値(0V〜0.3V)に各々設定することにより、Qn11及びQn13の駆動能力を高める。
Claim (excerpt):
半導体集積回路のためのデータ伝送回路であって、第1の振幅を有する第1の差動信号を前記第1の振幅より小さい第2の振幅を有する第2の差動信号に変換する第1の回路と、前記第1の回路によって変換された第2の差動信号を伝送するための信号線対と、前記信号線対を通じて伝送された第2の差動信号を第3の振幅を有する第3の差動信号に変換する第2の回路と、前記第2の回路によって変換された第3の差動信号をラッチする第3の回路とを備えたことを特徴とするデータ伝送回路。
IPC (2):
G11C 11/409
, G06F 15/78 510
Patent cited by the Patent:
Cited by examiner (19)
-
特開平4-079094
-
ゲートアレイ回路
Gazette classification:公開公報
Application number:特願平4-204999
Applicant:株式会社東芝
-
特開昭52-142936
-
特開平4-079094
-
特開平2-264099
-
半導体記憶装置
Gazette classification:公開公報
Application number:特願平3-180913
Applicant:富士通株式会社
-
特開昭59-086253
-
特開昭58-061659
-
特開昭63-036552
-
特開平4-211515
-
特開平4-069890
-
特開平4-113582
-
特開平4-372220
-
特開平4-211515
-
特開平4-372220
-
特開昭59-215743
-
特開平2-137259
-
半導体記憶装置
Gazette classification:公開公報
Application number:特願平4-239813
Applicant:シャープ株式会社
-
半導体装置
Gazette classification:公開公報
Application number:特願平5-197350
Applicant:株式会社東芝
Show all
Return to Previous Page