Pat
J-GLOBAL ID：200903029281513390

トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型MISデバイスの製造方法

Inventor：
フレデリック・ピー・ガイルス

About フレデリック・ピー・ガイルス

, 
カム・ホング・ルイ

About カム・ホング・ルイ


Applicant, Patent owner：
シリコニックス・インコーポレイテッド

About シリコニックス・インコーポレイテッド


Agent (1)： 大島 陽一
Gazette classification：公開公報
Application number (International application number)：2001172348
Publication number (International publication number)：2002026323
Application date： Jun. 07, 2001
Publication date： Jan. 25, 2002
Summary：
【要約】【課題】 ドープされていないポリシリコンをトレンチの底部の厚い酸化膜の上に堆積させることで、この領域のゲート酸化膜がこの領域に発生する高い電界から保護されるMISデバイスを提供すること。【解決手段】 トレンチを有する半導体チップと、トレンチの側壁及びチップの表面に隣接する第1の導電形式のソース領域と、ソース領域及びトレンチの側壁に隣接する第2の導電形式のボディ領域と、ボディ領域及びトレンチの側壁に隣接する第1の導電形式のドレイン領域とを含み、トレンチがボディ領域に接する側壁の部分に沿ってゲート酸化膜でライニングされ、トレンチの底部にドープされていないポリシリコンのプラグを含む第2の層でライニングされたMISデバイスを提供する。
Claim (excerpt)：
MISデバイスであって、半導体チップの表面から下方に延在するトレンチを有する、該半導体チップと、前記トレンチの側壁及び前記チップの表面に隣接する第1の導電形式のソース領域と、前記ソース領域及び前記トレンチの前記側壁に隣接する前記第1の導電形式とは逆の第2の導電形式のボディ領域と、前記ボディ領域及び前記トレンチの前記側壁に隣接する前記第1の導電形式のドレイン領域とを含み、前記トレンチが、前記ボディ領域に接する前記側壁の部分に沿ってゲート酸化物の第1の層でライニングされ、前記トレンチが、前記トレンチの底部のドープされていないポリシリコンのプラグを含む第2の層でライニングされ、前記第2の層が前記第1の層より厚いことを特徴とするMISデバイス。
IPC (4)：
H01L 29/78 653 ,  H01L 29/78 652 ,  H01L 29/74 ,  H01L 29/749
FI (4)：
H01L 29/78 653 A ,  H01L 29/78 652 K ,  H01L 29/74 601 A ,  H01L 29/74 X
F-Term (4)：
5F005AE09 ,  5F005AH03 ,  5F005BB01 ,  5F005GA04
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM