Pat
J-GLOBAL ID：200903029677062340

半導体層と該半導体層の製造方法

Inventor：
ゲラルト デボイ

About ゲラルト デボイ

, 
ヴォルフガング ヴェルナー

About ヴォルフガング ヴェルナー


Applicant, Patent owner：
シーメンス アクチエンゲゼルシヤフト

About シーメンス アクチエンゲゼルシヤフト


Agent (1)： 矢野 敏雄 (外2名)
Gazette classification：公開公報
Application number (International application number)：1999205204
Publication number (International publication number)：2000077513
Application date： Jul. 19, 1999
Publication date： Mar. 14, 2000
Summary：
【要約】 (修正有)【課題】 トレンチの深さ全体に渡って同じ表面電荷密度を有する、横方向にドーピング形態の変化する半導体層と該半導体層の作製方法を提供すること。【解決手段】 半導体層4に設けられた少なくとも1つのトレンチ5と、該トレンチに設けられた電荷補償のための少なくとも1つの層とを備えた横方向にドーピング形態が変化する半導体層であって、前記トレンチは、表面から所定の深さまで前記半導体層に入り込んで延在しており、前記ドーピング層は、前記トレンチのトレンチ壁8に隣接する形式の半導体層において、前記ドーピング層は、前記トレンチの前記深さ全体に渡ってほぼ同じ層厚d2を有し、ドーピング層の厚さの2倍は、トレンチ壁相互の距離d1の最小値よりも小さいことを特徴とする半導体層を構成する。
Claim (excerpt)：
半導体層(4)に設けられた少なくとも1つのトレンチ(5)と、該トレンチ(5)に設けられた電荷補償のための少なくとも1つの層(9,11)とを備えた横方向にドーピング形態が変化する半導体層(4)であって、前記トレンチ(5)は、表面(2)から深さ(t)まで前記半導体層(4)に入り込んで延在しており、前記ドーピング層(9,11)は、前記トレンチ(5)のトレンチ壁(8)に隣接する形式の半導体層において、前記ドーピング層(9,11)は、前記トレンチ(5)の深さ(t)全体に渡ってほぼ同じ層厚(d2,d3)を有し、ドーピング層(9,11)の厚さ(d2,d3)の2倍は、トレンチ壁(8)相互の距離(d1)の最小値よりも小さいことを特徴とする半導体層。
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM