Pat
J-GLOBAL ID：200903031173081411
GeSi/Si/SiO2ヘテロ構造を形成する方法、ならびに該構造を有するSIMOX素子及び集積回路
Inventor：
Applicant, Patent owner：
,
Agent (1)：
山本 秀策
Gazette classification：公開公報
Application number (International application number)：1994122561
Publication number (International publication number)：1995142742
Application date： Jun. 03, 1994
Publication date： Jun. 02, 1995
Summary：
【要約】【目的】 低移動度の、単結晶シリコンなどの単結晶材料からなる部分へGeなどの移動度向上の種が注入されることによってGexSi1-x/Siヘテロ構造など、移動度が向上されたヘテロ構造を規定する製造方法を提供する。【構成】 本発明のGeSi/Si/SiO2ヘテロ構造を製造する方法は、(a)単結晶Si基板11a及び11bを用意する工程と、(b)GeSi領域514a及び514bの上層であるSiキャップ516a及び516bを残したまま、Si基板11a内にGeSi領域514a及び514bを規定する工程であって、Siキャップ516a及び516bが単結晶基板の一体的一部である工程と、(c)Siキャップ516a及び516bの一部を酸化してGeSi/Si/SiO2ヘテロ構造を生成する工程とを包含する。
Claim (excerpt)：
比較的低い第1のキャリア移動度を有する第1の半導体材料からなる基板において、比較的高いキャリア移動度を有する伝導性領域と絶縁体との組み合わせを製造する方法であって、該低移動度の第1の半導体材料の第1の部分へ移動度を向上させる種を注入することにより、該第1の半導体材料の該第1のキャリア移動度よりも実質的に高い第2のキャリア移動度を有する第2の半導体材料からなる第2の領域へ該第1の領域を変える工程、及び該第2の領域から間隔をおいて離れた該低移動度の第1の半導体材料の一部を酸化することにより、(1)該移動度を向上させる種が注入された該第2の領域、(2)該低移動度の第1の半導体材料から実質的に変化しないままである第3の領域、及び(3)該低濃度の半導体材料の該酸化された部分が、この順序で形成された3層を有するヘテロ構造を生成する工程、を包含する製造方法。
IPC (4)：
H01L 29/786
, H01L 21/20
, H01L 21/762
, H01L 27/12
H01L 29/78 311 H
, H01L 21/76 D
, H01L 29/78 311 R
Cited by examiner (5)
Show all
Return to Previous Page
