半導体装置の製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：鈴江武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1997145258
Publication number (International publication number)：1998335656
Application date： Jun. 03, 1997
Publication date： Dec. 18, 1998
Summary：

【要約】【課題】同一の半導体基板上に2種類以上の膜厚のゲート絶縁膜を有するMIS-FETを用いた半導体装置の製造方法において、従来のプロセスと比較して、マスクパターン形成のためのフォトリソグラフィ工程等を削減すると共に、ゲート絶縁膜形成のための熱処理工程を軽減することにより、製造効率を高め、かつ製造コストを低減することができる。【解決手段】シリコン酸化膜からなるゲート絶縁膜14の膜厚を厚くもしくは薄くすべき、MIS-FETが形成される素子領域に対して、MIS-FETのチャネル部へのイオン注入を行う際に、上記シリコン酸化膜の形成速度を変化させるイオンを選択的に導入する。そして、シリコン半導体基板2上に、熱酸化法もしくは陽極酸化法により膜厚の異なるシリコン酸化膜からなるゲート絶縁膜12、14を形成する。

Claim (excerpt)：

同一の半導体基板上に2種類以上の膜厚のゲート絶縁膜を有するMIS型電界効果トランジスタ(以下MIS-FET)を搭載する半導体装置の製造方法において、上記MIS-FETが形成される素子領域に対して、上記MIS-FETのチャネル部へのイオン注入を行う際に、上記ゲート絶縁膜の形成速度を実質的に変化させる不純物を導入する工程を具備することを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 29/78 , H01L 21/8234 , H01L 27/088

FI (2)：

H01L 29/78 301 G , H01L 27/08 102 B

Patent cited by the Patent：

Cited by examiner (4)

シリコン基板の酸化方法
Gazette classification：公開公報 Application number：特願平5-238029 Applicant：住友金属工業株式会社
特開昭61-160968
特開昭59-211279

Show all

Return to Previous Page