Pat
J-GLOBAL ID：200903031475545832

半導体装置の製造方法

Inventor：
竹脇 利至

About 竹脇 利至


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： ▲柳▼川 信
Gazette classification：公開公報
Application number (International application number)：1999112999
Publication number (International publication number)：2000306996
Application date： Apr. 21, 1999
Publication date： Nov. 02, 2000
Summary：
【要約】【課題】 配線溝にCuを埋め込むことができ、かつグレインが大きな半導体装置の製造方法の提供。【解決手段】 TaN7上に100nm厚のCu膜8をスパッタ成膜し、さらに電解メッキにより500nm厚のCu膜9を成膜する。次に基板にRFバイアスを印加してアルゴンイオンを成長表面に照射してスパッタ成膜し、Cu膜8,9の合計膜厚よりも厚い膜厚700nmのCu層10を得る。これを熱処理することにより巨大グレインCu膜11が得られ、これを整形して溝配線12を得る。
Claim (excerpt)：
半導体基板上に配線が形成された半導体装置の製造方法であって、前記半導体基板に絶縁膜を介して第1導電膜を成膜する第1ステップと、この第1ステップの次に前記第1導電膜上に前記第1導電膜の膜厚より厚い膜厚の第2導電膜を成膜する第2ステップと、この第2ステップの次に少なくとも前記第1及び第2導電膜を熱処理する第3ステップと、この第3ステップの次に前記熱処理後の導電膜を整形して配線を形成する第4ステップとを含むことを特徴とする半導体装置の製造方法。
F-Term (14)：
5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033LL08 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033PP17 ,  5F033PP27 ,  5F033QQ23 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ73
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM