Pat
J-GLOBAL ID:200903031926199887

半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 深見 久郎 (外3名)
Gazette classification:公開公報
Application number (International application number):1995128066
Publication number (International publication number):1996321608
Application date: May. 26, 1995
Publication date: Dec. 03, 1996
Summary:
【要約】【目的】 段差部上に位置するポリサイド構造を有する半導体装置においてレジストパターン形成時のハレーションを防止するとともにポリサイド構造を覆う層間絶縁膜の形成時の高融点金属層上面の酸化を防止する。【構成】 ポリサイド構造を構成する高融点金属シリサイド層(WSi2 層)7上にアモルファスシリコン層8,多結晶シリコン層,TiN層およびTiW層からなるグループより選ばれた1つの層からなる上層を形成する。
Claim (excerpt):
半導体基板上に形成された段差部と、前記段差部上に、その一部が乗り上げるように形成された第1の多結晶シリコン層と、前記第1の多結晶シリコン層上に形成された高融点金属シリサイド層と、前記高融点金属シリサイド層上に形成され、アモルファスシリコン層,多結晶シリコン層,TiN層およびTiW層からなるグループより選ばれた1つの層からなる上層とを備えた、半導体装置。
IPC (3):
H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/336
FI (3):
H01L 29/78 301 G ,  H01L 21/28 301 D ,  H01L 29/78 301 Y
Patent cited by the Patent:
Cited by examiner (5)
  • 半導体装置
    Gazette classification:公開公報   Application number:特願平4-202813   Applicant:日本電気株式会社
  • 特開平4-320367
  • 特開昭64-039064
Show all

Return to Previous Page