Pat
J-GLOBAL ID：200903032591570352

半導体装置の製造方法

Inventor：
加峯 哲治

About 加峯 哲治


Applicant, Patent owner：
セイコーエプソン株式会社

About セイコーエプソン株式会社


Agent (3)： 西 和哉 ,  志賀 正武 ,  青山 正和
Gazette classification：公開公報
Application number (International application number)：2007023435
Publication number (International publication number)：2008192703
Application date： Feb. 01, 2007
Publication date： Aug. 21, 2008
Summary：
【課題】簡単な方法で被転写層を転写先基板に転写することのできる半導体装置の製造方法を提供する。【解決手段】本発明の半導体装置の製造方法は、第1基板(転写元基板)上に配置された被転写層12と水溶性の材料からなる第2基板(第1転写先基板20)とを水溶性接着剤(接着剤層23)を用いて接着する工程と、被転写層12を前記第1基板から剥離する工程と、被転写層12の第1基板から剥離した面を第3基板(第2転写先基板30)に接着する工程と、第2基板20及び水溶性接着剤(接着剤層23)を水に溶解して除去する工程とを含む。【選択図】図4
Claim (excerpt)：
第1基板上に配置された被転写層と水溶性の材料からなる第2基板とを水溶性接着剤を用いて接着する工程と、 前記被転写層を前記第1基板から剥離する工程と、 前記被転写層の前記第1基板から剥離した面を第3基板に接着する工程と、 前記第2基板及び前記水溶性接着剤を水に溶解して除去する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (4)：
H01L 21/02 ,  H01L 27/12 ,  H01L 21/336 ,  H01L 29/786
FI (2)：
H01L27/12 B ,  H01L29/78 627D
F-Term (9)：
5F110AA16 ,  5F110BB02 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD12 ,  5F110GG02 ,  5F110GG13 ,  5F110QQ16
Patent cited by the Patent：
Cited by applicant (2)

Return to Previous Page

TOP

BOTTOM