Pat

J-GLOBAL ID：200903033400412970

半導体装置およびその製造方法

Inventor： 早崎 嘉城 ,  前田 光英 ,  鈴村 正彦 ,  白井 良史 ,  岸田 貴司 ,  高野 仁路
Applicant, Patent owner： 松下電工株式会社
Agent (1)： 石田 長七 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995011098
Publication number (International publication number)：1996204195
Application date： Jan. 26, 1995
Publication date： Aug. 09, 1996
Summary：

【要約】【目的】耐圧が高くしかも素子面積が小さいながらもオン抵抗を低減することができる半導体装置を提供する。【構成】第1導電型のソース領域4とドレイン領域6とが、半導体基板の絶縁層2の上に離間して形成される。ソース領域4は第2導電型のウエル領域5に囲まれる。ソース領域4とドレイン領域6との間には絶縁ゲート構造体8が結合される。ソース領域4および絶縁ゲート構造体8は、半導体基板の主平面から絶縁層2に到達するように形成される。また、ソース領域4はX方向において複数個に分割され、各ソース領域4の間に絶縁ゲート構造体8の一部が挿入される。この構造により、チャネル領域を半導体基板の深さ方向(Z方向)に延長することができ、素子面積を増加させることなくオン抵抗を低減させることができる。また、RESURF条件を満たすことによって高耐圧になる。

Claim (excerpt)：

半導体基板の主平面に沿って互いに離間して形成された第1導電型のソース領域およびドレイン領域と、ソース領域を囲むように形成された第2導電型のウエル領域と、ソース領域とドレイン領域との間に結合された絶縁ゲート構造体とを備える横型の半導体装置において、ソース領域とドレイン領域との間のチャネル領域が半導体基板の主平面に沿う方向および半導体基板の深さ方向に延長されるように絶縁ゲート構造体を深さ方向に延長したことを特徴とする半導体装置。

IPC (2)：

H01L 29/786 ,  H01L 21/336

Patent cited by the Patent：

Cited by applicant (2)

• 電力用半導体素子
  Gazette classification：公開公報   Application number：特願平4-231513   Applicant：株式会社東芝
• 高耐圧半導体素子
  Gazette classification：公開公報   Application number：特願平4-040682   Applicant：株式会社東芝

Cited by examiner (2)

• 電力用半導体素子
  Gazette classification：公開公報   Application number：特願平4-231513   Applicant：株式会社東芝
• 高耐圧半導体素子
  Gazette classification：公開公報   Application number：特願平4-040682   Applicant：株式会社東芝