Pat
J-GLOBAL ID：200903033607281131

薄膜トランジスタおよびその製造方法

Inventor：
石井 裕満

About 石井 裕満


Applicant, Patent owner：
カシオ計算機株式会社

About カシオ計算機株式会社


Agent (1)： 長南 満輝男
Gazette classification：公開公報
Application number (International application number)：2005081117
Publication number (International publication number)：2006269469
Application date： Mar. 22, 2005
Publication date： Oct. 05, 2006
Summary：
【課題】 真性酸化亜鉛からなる半導体薄膜を有するトップゲート構造の薄膜トランジスタの製造に際し、加工精度を良くする。【解決手段】 窒化シリコンからなる保護膜11をマスクとして、真性酸化亜鉛からなる半導体薄膜形成用膜およびn型酸化亜鉛からなるオーミックコンタクト層形成用層を連続してエッチングすることにより、保護膜11下に半導体薄膜10を形成し、半導体薄膜10下の両側にオーミックコンタクト層8、9を形成し、そして半導体薄膜10の上面全体に保護膜11をそのまま残すことにより、加工精度を良くすることができる。【選択図】 図2
Claim (excerpt)：
半導体薄膜と、前記半導体薄膜の上面全体に設けられた保護膜と、前記保護膜上に設けられた絶縁膜と、前記半導体薄膜上における前記絶縁膜上に設けられたゲート電極と、前記半導体薄膜下に該半導体薄膜に電気的に接続されて設けられたソース電極およびドレイン電極とを有することを特徴とする薄膜トランジスタ。
IPC (2)：
H01L 21/336 ,  H01L 29/786
FI (3)：
H01L29/78 627C ,  H01L29/78 618B ,  H01L29/78 616V
F-Term (31)：
5F110AA30 ,  5F110BB01 ,  5F110CC06 ,  5F110DD02 ,  5F110DD11 ,  5F110EE03 ,  5F110EE04 ,  5F110EE07 ,  5F110EE44 ,  5F110FF03 ,  5F110FF09 ,  5F110FF30 ,  5F110GG04 ,  5F110GG42 ,  5F110GG43 ,  5F110GG45 ,  5F110HK03 ,  5F110HK04 ,  5F110HK07 ,  5F110HK11 ,  5F110HK32 ,  5F110HK33 ,  5F110HK35 ,  5F110HL07 ,  5F110NN01 ,  5F110NN03 ,  5F110NN24 ,  5F110NN72 ,  5F110NN73 ,  5F110QQ02 ,  5F110QQ09
Patent cited by the Patent：
Cited by applicant (1) Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM