Pat
J-GLOBAL ID:200903066686239140

半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 奥田 誠司
Gazette classification:公開公報
Application number (International application number):2003110059
Publication number (International publication number):2004319673
Application date: Apr. 15, 2003
Publication date: Nov. 11, 2004
Summary:
【課題】半導体層とゲート絶縁層との界面が適切に制御された電界効果型薄膜トランジスタを備えた、信頼性の高い半導体装置を提供する。【解決手段】半導体装置は、基板1と、基板1の上に形成されたソース電極2およびドレイン電極3と、ソース電極2の上面の少なくとも一部およびドレイン電極3の上面の少なくとも一部に接触する半導体層6と、半導体層6の上に形成され、半導体層6を覆うゲート電極9と、半導体層6とゲート電極9との間に形成されたゲート絶縁層11とを備える。ゲート絶縁層11は少なくとも、半導体層6の上面と接する第1絶縁層7と、第1絶縁層7の上に形成された第2絶縁層8とを有する。第1絶縁層7は半導体層6と略同一の形状を有し、第2絶縁層8はゲート電極9と略同一の形状を有する。【選択図】 図6
Claim (excerpt):
基板と、 前記基板の上に形成されたソース電極およびドレイン電極と、 前記ソース電極の上面の少なくとも一部および前記ドレイン電極の上面の少なくとも一部に接触する半導体層と、 前記半導体層の上に形成され、前記半導体層を覆うゲート電極と、 前記半導体層と前記ゲート電極との間に形成されたゲート絶縁層と を備え、 前記ゲート絶縁層は少なくとも、前記半導体層の上面と接する第1絶縁層と、前記第1絶縁層の上に形成された第2絶縁層とを有しており、前記第1絶縁層は前記半導体層と略同一の形状を有し、前記第2絶縁層は前記ゲート電極と略同一の形状を有する、半導体装置。
IPC (6):
H01L29/786 ,  H01L21/28 ,  H01L21/336 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49
FI (8):
H01L29/78 617U ,  H01L21/28 301B ,  H01L29/78 618B ,  H01L29/78 617V ,  H01L29/78 627B ,  H01L29/78 627C ,  H01L29/58 G ,  H01L29/50 M
F-Term (43):
4M104AA09 ,  4M104BB02 ,  4M104BB36 ,  4M104CC01 ,  4M104CC05 ,  4M104DD37 ,  4M104DD64 ,  4M104EE03 ,  4M104EE16 ,  4M104EE17 ,  4M104GG20 ,  5F110AA01 ,  5F110AA16 ,  5F110AA30 ,  5F110BB01 ,  5F110CC05 ,  5F110DD01 ,  5F110DD02 ,  5F110EE03 ,  5F110EE07 ,  5F110EE37 ,  5F110EE42 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF09 ,  5F110FF12 ,  5F110FF27 ,  5F110FF28 ,  5F110FF29 ,  5F110GG02 ,  5F110GG04 ,  5F110GG22 ,  5F110GG25 ,  5F110GG43 ,  5F110GG44 ,  5F110HK03 ,  5F110HK04 ,  5F110HK07 ,  5F110HK21 ,  5F110HK32 ,  5F110HM19 ,  5F110QQ09
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page