Pat

J-GLOBAL ID：200903033664346436

半導体装置の製造方法

Inventor： 佐藤 俊一郎 ,  新村 俊樹 ,  田桑 哲也 ,  占部 耕児 ,  山田 義明
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996136679
Publication number (International publication number)：1997102469
Application date： May. 30, 1996
Publication date： Apr. 15, 1997
Summary：

【要約】【課題】シリサイド層の形成の際に低温熱処理が可能で、かつ微細コンタクトにおいてコンタクト抵抗を減少させることができる半導体装置に製造方法を提供する。【解決手段】半導体基板に達する開口部7,8を絶縁膜6に形成し、開口部に露出した半導体基板の表面を非晶質化し、開口部の底の非晶質化の表面上に高融点金属膜13を3〜10nmの膜厚に形成し、熱処理により高融点金属シリサイド層15を形成する。あるいは、開口部に露出した半導体基板の表面を非晶質化した後、化学気相成長法で高融点金属膜を形成する。

Claim (excerpt)：

半導体基板に達する開口部を有する絶縁膜を前記半導体基板上に形成する工程と、高融点金属膜を形成する工程と、熱処理により、前記半導体基板と前記高融点金属膜を反応させて高融点金属シリサイド層を形成する工程とを含む半導体装置の製造方法において、前記高融点金属膜を形成する前に前記開口部に露出した半導体基板の表面を非晶質化した後に、前記開口部の底に前記高融点金属膜を3〜10nmの膜厚に形成することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/28 ,  H01L 21/28 301 ,  H01L 21/265 ,  H01L 21/768

FI (5)：

H01L 21/28 A ,  H01L 21/28 301 T ,  H01L 21/265 W ,  H01L 21/265 Q ,  H01L 21/90 C

Patent cited by the Patent：

Cited by examiner (2)

• 電極形成方法
  Gazette classification：公開公報   Application number：特願平6-045415   Applicant：ソニー株式会社
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平6-167183   Applicant：富士通株式会社