電極形成方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：小池晃 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994045415
Publication number (International publication number)：1995254574
Application date： Mar. 16, 1994
Publication date： Oct. 03, 1995
Summary：

【要約】【目的】サリサイド・プロセスにおいて成膜される厚さnmオーダーの薄い高融点金属膜のステップ・カバレージを改善し、浅い接合上における低抵抗コンタクトの信頼性を向上させる。【構成】 MOSトランジスタ形成用の基板上に厚さ約5nmのアモルファス状のTi膜7を均一に成膜し、続いて熱処理を行い、ゲート電極4とソース・ドレイン領域6の表層にそれぞれ自己整合的にチタン・シリサイド層8G ,8SDを形成する。【効果】ソース・ドレイン領域6の接合深さが0.1μm程度まで微細化されても、これを超えない厚さにチタン・シリサイド層8SDを形成できる。この結果、低抵抗でリーク電流の少ない、高性能の半導体集積回路が製造できる。

Claim (excerpt)：

Si系材料層の表出部を含む基板の表面にアモルファス状の高融点金属膜を成膜する工程と、熱処理を行い、前記Si系材料層の表出部の表層を前記高融点金属膜と反応させることにより自己整合的にシリサイド層に変化させる工程と、前記高融点金属膜の未反応領域を除去する工程とを有することを特徴とする電極形成方法。

IPC (7)：

H01L 21/28 301 , H01L 21/205 , H01L 21/3205 , H01L 27/12 , H01L 29/78 , H01L 21/336 , H01L 29/786

FI (4)：

H01L 21/88 Q , H01L 29/78 301 S , H01L 29/78 301 L , H01L 29/78 311 P

Patent cited by the Patent：

Cited by examiner (11)

特開平2-135728
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平4-069645 Applicant：エヌ・ベー・フイリツプス・フルーイランペンフアブリケン
特開平1-143359

Show all

Return to Previous Page