Pat
J-GLOBAL ID:200903033852454696
半導体装置及びその製造方法
Inventor:
,
Applicant, Patent owner:
Agent (1):
三好 秀和 (外3名)
Gazette classification:公開公報
Application number (International application number):1996193415
Publication number (International publication number):1998041527
Application date: Jul. 23, 1996
Publication date: Feb. 13, 1998
Summary:
【要約】【課題】 この発明は、順方向電圧降下を減少させ、かつ、チップサイズの増大を抑制することを課題とする。【解決手段】 この発明は、第1の導電型の半導体層と、該半導体層を挟む電極から構成される半導体装置であって、前記半導体層の所定の複数の領域に凹部を形成し、前記複数の凹部の内部に第2の導電型の埋込み層と該埋込み層の周辺に第2の導電型の拡散層を形成するように構成される。
Claim (excerpt):
第1の導電型の半導体層と、該半導体層を挟む電極から構成される半導体装置であって、前記半導体層の所定の複数の領域に凹部を形成し、前記複数の凹部の内部に第2の導電型の埋込み層と該埋込み層の周辺に第2の導電型の拡散層を形成することを特徴とする半導体装置。
IPC (2):
H01L 29/872
, H01L 21/265
FI (3):
H01L 29/48 P
, H01L 21/265 R
, H01L 29/48 G
Patent cited by the Patent:
Cited by examiner (6)
-
特開平3-105975
-
特開平3-105975
-
特開昭63-084155
-
特開昭63-084155
-
シヨツトキバリアダイオ-ド
Gazette classification:公開公報
Application number:特願平3-223505
Applicant:新電元工業株式会社
-
整流用半導体装置
Gazette classification:公開公報
Application number:特願平3-250531
Applicant:新電元工業株式会社
Show all
Return to Previous Page