Pat

J-GLOBAL ID：200903034248984322

超接合半導体素子

Inventor： 岩本 進 ,  藤平 龍彦 ,  上野 勝典 ,  大西 泰彦 ,  佐藤 高広
Applicant, Patent owner： 富士電機株式会社
Agent (1)： 篠部 正治
Gazette classification：公開公報
Application number (International application number)：2000320875
Publication number (International publication number)：2002134748
Application date： Oct. 20, 2000
Publication date： May. 10, 2002
Summary：

【要約】【課題】L負荷アバランシェ耐量(破壊耐量)が高く、信頼性が高い超接合半導体素子を提供する。【解決手段】活性部10の並列pn層12の厚さを、耐圧構造部20のpn層22より薄くし、並列pn層12とn+ ドレイン層11との間に、nドリフト領域12aより高濃度のn+ 中間ドレイン層21を挿入する。また活性部10の並列pn層12に不純物濃度分布を設け、深い部分の不純物濃度を浅い部分のそれより高濃度にしてもよい。

Claim (excerpt)：

第一と第二の主面と、主面に設けられた二つの主電極と、第一と第二の主面間に低抵抗層と、オフ状態で空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列pn層とを備える超接合半導体素子において、厚さの異なる並列pn層を有することを特徴とする超接合半導体素子。

IPC (2)：

H01L 29/78 652 ,  H01L 29/78

FI (2)：

H01L 29/78 652 H ,  H01L 29/78 652 P

Patent cited by the Patent：

Cited by examiner (2)

• パワーMOSFET
  Gazette classification：公開公報   Application number：特願平6-076503   Applicant：シーメンスアクチエンゲゼルシヤフト
• 半導体装置とその製造方法
  Gazette classification：公開公報   Application number：特願平9-260328   Applicant：株式会社東芝