Pat
J-GLOBAL ID：200903034386817640

半導体装置およびその製造方法

Inventor：
藤井 哲夫

About 藤井 哲夫

, 
杉浦 和彦

About 杉浦 和彦


Applicant, Patent owner：
株式会社デンソー

About 株式会社デンソー


Agent (2)： 矢作 和行 ,  野々部 泰平
Gazette classification：公開公報
Application number (International application number)：2007257840
Publication number (International publication number)：2008229833
Application date： Oct. 01, 2007
Publication date： Oct. 02, 2008
Summary：
【課題】ベース基板の素子上に密封キャップが配置されてなる半導体装置およびその製造方法であって、小型で安価に製造することができ、フェースダウンボンディングも可能で実装面での制約が少ない半導体装置およびその製造方法を提供する。【解決手段】絶縁分離された複数個のベース半導体領域Bsが表層部に形成されてなるベース基板B1と、ベース基板B1に貼り合わされる導電性を有したキャップ基板C1であって、当該キャップ基板C1を貫通する絶縁分離トレンチ31により、複数個のキャップ導電領域Ceが形成されてなるキャップ基板とを有してなり、ベース基板B1における所定領域R1とキャップ基板C1における凹部32とで構成される空間23,32が密封されると共に、所定のキャップ導電領域Ce1,Ce2が、所定のベース半導体領域Bs1,Bs2に電気的に接続されてなる半導体装置100とする。【選択図】図1
Claim (excerpt)：
半導体からなるベース基板であって、絶縁分離された複数個のベース半導体領域が表層部に形成されてなるベース基板と、 前記ベース基板に貼り合わされる導電性を有したキャップ基板であって、当該キャップ基板を貫通する絶縁分離トレンチにより、複数個のキャップ導電領域が形成されてなるキャップ基板とを有してなり、 前記キャップ基板が、前記ベース基板の表層部における所定領域に対向して貼り合わされて、前記所定領域とキャップ基板とで構成される空間が、密封されると共に、 所定の前記キャップ導電領域が、所定の前記ベース半導体領域に電気的に接続されてなる、引き出し導電領域として機能することを特徴とする半導体装置。
IPC (2)：
B81B 3/00 ,  B81C 3/00
FI (2)：
B81B3/00 ,  B81C3/00
F-Term (17)：
3C081AA11 ,  3C081BA22 ,  3C081BA30 ,  3C081BA32 ,  3C081BA42 ,  3C081BA71 ,  3C081CA03 ,  3C081CA05 ,  3C081CA14 ,  3C081CA32 ,  3C081DA04 ,  3C081DA22 ,  3C081DA25 ,  3C081DA30 ,  3C081EA02 ,  3C081EA04 ,  3C081EA22
Patent cited by the Patent：
Cited by applicant (2)
  • 慣性力センサ
    Gazette classification：公開公報   Application number：特願2003-124795   Applicant：三菱電機株式会社
  • 米国特許第6,936,491号明細書
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM