Pat

J-GLOBAL ID：200903034545590120

半導体集積回路装置及びその製造方法

Inventor： 岡田 隆 ,  蛭田 陽一 ,  田沢 浩 ,  土井 一英 ,  平野 尚彦 ,  田窪 知章 ,  細美 英一 ,  柴崎 康司
Applicant, Patent owner： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1997007669
Publication number (International publication number)：1997260389
Application date： Jan. 20, 1997
Publication date： Oct. 03, 1997
Summary：

【要約】【課題】ベアチップと配線基板とのフリップチップ接続を低コスト化でき、チップと配線基板との接続不良を防止できる半導体集積回路装置及びその製造方法を提供することを目的とする。【解決手段】I/Oパッド12が形成された集積回路チップ11上に第1の絶縁膜13を形成し、I/Oパッド上に第1の開口部13Aを形成する。この第1の絶縁膜上に、第1の開口部を介してI/Oパッドと電気的に接続される導電層14とバリアメタル層16を積層形成する。導電層とバリアメタル層は、同一のマスクでパターニングする。全面に第2の絶縁膜15を形成し、第1の開口部と異なる位置に第2の開口部15Aを形成する。そして、第2の開口部内の上記バリアメタル層16上に、ハンダバンプ17または金属パッドを形成することを特徴とする。ハンダバンプ17または金属パッドの位置は、上記第2の開口部で規定する。

Claim (excerpt)：

集積回路チップと、この集積回路チップ上に形成されたI/Oパッドと、上記集積回路チップ上及び上記I/Oパッド上に形成され、上記I/Oパッド上に第1の開口部を有する第1の絶縁膜と、上記第1の絶縁膜上に形成され、上記第1の開口部を介して上記I/Oパッドと電気的に接続される導電層と、この導電層上に形成され、上記導電層と同じパターンを有するハンダボール位置規定金属層またはバリアメタル層と、上記ハンダボール位置規定金属層またはバリアメタル層上及び上記第1の絶縁膜上に形成され、上記ハンダボール位置規定金属層またはバリアメタル層上の上記第1の開口部と異なる位置に第2の開口部を有する第2の絶縁膜と、上記第2の開口部内の上記ハンダボール位置規定金属層またはバリアメタル層上に形成されたハンダバンプまたは金属パッドとを具備し、上記ハンダバンプまたは金属パッドの位置を上記第2の開口部で規定することを特徴とする半導体集積回路装置。

IPC (2)：

H01L 21/321 ,  H01L 21/60 311

FI (3)：

H01L 21/92 602 N ,  H01L 21/60 311 S ,  H01L 21/92 602 J

Patent cited by the Patent：

Cited by examiner (3)

• 半導体装置
  Gazette classification：公開公報   Application number：特願平6-260474   Applicant：日本電気株式会社
• 特開平4-278542
  
• 半導体装置とその製造方法
  Gazette classification：公開公報   Application number：特願平7-049353   Applicant：ソニー株式会社