半導体装置およびその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：尾身祐助
Gazette classification：公開公報
Application number (International application number)：2000092672
Publication number (International publication number)：2001284463
Application date： Mar. 30, 2000
Publication date： Oct. 12, 2001
Summary：

【要約】【課題】同一基板上に2種類以上の膜厚を有するゲート絶縁膜を、安定かつ制御性良く形成する。【解決手段】最初に素子領域全面に第1の厚みを持つシリコン窒化膜7を形成し,次に第2の厚みを形成する領域のみシリコン窒化膜を除去した後、再び全面に酸化と窒化を組み合わせた方法によりシリコン酸化膜を形成する。この時シリコン窒化膜の部分は耐酸化性が強いため膜厚は増えず初期に決定した膜厚であり、他の部分は第2の厚みを持ったシリコン酸化膜11が形成される。このようにして2種類の膜厚を一度で形成するため、両膜厚を安定かつ制御性よく形成することができる。

Claim (excerpt)：

同一基板上にそれぞれ異なる膜厚のゲート絶縁膜を有する複数の電界効果トランジスタが形成された半導体装置において、膜厚が最も薄いゲート絶縁膜はシリコン基板に直接接する耐酸化性膜を含んで形成され、それ以外の膜厚のゲート絶縁膜はシリコン酸化膜またはシリコン酸窒化膜を含んで形成されていることを特徴とする半導体装置。

IPC (6)：

H01L 21/8234 , H01L 27/088 , H01L 21/283 , H01L 21/316 , H01L 21/318 , H01L 27/10 461

FI (6)：

H01L 21/283 N , H01L 21/316 S , H01L 21/316 X , H01L 21/318 C , H01L 27/10 461 , H01L 27/08 102 C

F-Term (45)：

4M104BB01 , 4M104CC05 , 4M104EE03 , 4M104EE12 , 4M104EE14 , 4M104EE16 , 4M104EE17 , 4M104FF13 , 5F048AA05 , 5F048AA07 , 5F048AB01 , 5F048AB03 , 5F048AB06 , 5F048AB07 , 5F048AC01 , 5F048BB05 , 5F048BB09 , 5F048BB11 , 5F048BB12 , 5F048BB13 , 5F048BB16 , 5F048BB17 , 5F048BG14 , 5F058BA06 , 5F058BA20 , 5F058BC02 , 5F058BC03 , 5F058BC08 , 5F058BC11 , 5F058BF02 , 5F058BF55 , 5F058BF62 , 5F058BF64 , 5F058BJ01 , 5F083GA27 , 5F083JA05 , 5F083JA06 , 5F083JA32 , 5F083JA39 , 5F083JA40 , 5F083NA01 , 5F083PR05 , 5F083PR15 , 5F083PR36 , 5F083ZA12

Patent cited by the Patent：

Cited by examiner (6)

特開平4-208570
半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願平11-011691 Applicant：松下電子工業株式会社
半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平10-363710 Applicant：株式会社東芝

Show all

Return to Previous Page