Pat

J-GLOBAL ID：200903066858372417

半導体装置及びその製造方法

Inventor： 稗田 克彦 ,  綱島 祥隆 ,  今井 馨太郎 ,  青山 知憲
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1996356493
Publication number (International publication number)：1998189966
Application date： Dec. 26, 1996
Publication date： Jul. 21, 1998
Summary：

【要約】【課題】 高温熱処理等によるゲート絶縁膜の劣化等を防止することができ、しかも信頼性や特性に優れた半導体装置を得る。【解決手段】 半導体基板1上のゲート形成予定域にダミーゲートパターン4を形成する工程と、このダミーゲートパターン4をマスクとして半導体基板1に不純物を導入してソース/ドレイン領域6を形成する工程と、ダミーゲートパターン4の周囲に絶縁膜7を形成する工程と、ダミーゲートパターン4を選択的に除去する工程と、ダミーゲートパターン4が除去された凹部の底面及び側面にゲート絶縁膜9を形成する工程と、ゲート絶縁膜9が形成された凹部に導電材を埋め込んでゲート電極10を形成する工程とを有する。

Claim (excerpt)：

ソース、ドレイン及びソース・ドレイン間の導通状態を制御するゲート電極を有する半導体素子を含む半導体装置において、前記半導体素子のゲート電極の底面及び側面がゲート絶縁膜によって覆われていることを特徴とする半導体装置。

IPC (5)：

H01L 29/78 ,  H01L 27/10 451 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3)：

H01L 29/78 301 X ,  H01L 27/10 451 ,  H01L 29/78 371

Patent cited by the Patent：

Cited by examiner (7)

• 半導体記憶素子
  Gazette classification：公開公報   Application number：特願平3-281625   Applicant：ローム株式会社
• 電界効果型トランジスタとその製造方法
  Gazette classification：公開公報   Application number：特願平5-330777   Applicant：日本電気株式会社
• MOS型トランジスタの製造方法
  Gazette classification：公開公報   Application number：特願平5-234524   Applicant：松下電器産業株式会社
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平6-173914   Applicant：株式会社東芝
• 特開平3-259564
  
• 特開平4-123439
  
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平7-103500   Applicant：株式会社日立製作所, 日立デバイスエンジニアリング株式会社