Pat
J-GLOBAL ID：200903034859800758

半導体装置

Inventor：
沼田 敏典

About 沼田 敏典

, 
野口 充宏

About 野口 充宏


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 外川 英明
Gazette classification：公開公報
Application number (International application number)：1998370035
Publication number (International publication number)：2000196089
Application date： Dec. 25, 1998
Publication date： Jul. 14, 2000
Summary：
【要約】【課題】 直列接続されたMISFETトランジスタにおいて、ソース電圧が変化することにより発生する問題を解消した半導体装置を提供する。【解決手段】 完全空乏化SOI-MISFETからなるゲートアレイにおいて、チャネル領域に対向する支持基板にバックゲート電極を形成した半導体装置において、バックゲート電極は隣接するトランジスタのバックゲート電極と電気的に分離され、各トランジスタに独立したバックゲート電圧を印加、トランジスタ制御を可能とした半導体装置。
Claim (excerpt)：
絶縁膜と、この絶縁膜上に形成された第1導電型の第1の不純物領域と、この第1の不純物領域に隣接して形成された第2導電型の第1のチャネル領域と、この第1のチャネル領域に隣接して形成された第1導電型の第2の不純物領域と、この第2の不純物領域に隣接して形成された第2導電型の第2のチャネル領域と、この第2のチャネル領域に隣接して形成された第1の導電型の第3の不純物領域と、前記第1のチャネル領域上に形成された第1のゲート絶縁膜と、前記第2のチャネル領域上に形成された第2のゲート絶縁膜と、前記第1のゲート絶縁膜上に形成された第1のゲート電極と、前記第2のゲート絶縁膜上に形成された第2のゲート電極と、前記第1のチャネル領域の下に前記絶縁膜を介して形成される第1導電型の第1のバックゲート電極と、前記第2のチャネル領域の下に前記絶縁膜を介して形成される第1導電型の第2のバックゲート電極とを備えることを特徴とする半導体装置。
F-Term (36)：
5F110AA02 ,  5F110AA08 ,  5F110AA09 ,  5F110AA30 ,  5F110BB02 ,  5F110BB04 ,  5F110CC02 ,  5F110CC10 ,  5F110DD05 ,  5F110DD13 ,  5F110DD14 ,  5F110DD22 ,  5F110EE03 ,  5F110EE04 ,  5F110EE09 ,  5F110EE28 ,  5F110EE30 ,  5F110EE31 ,  5F110EE50 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110GG01 ,  5F110GG22 ,  5F110GG32 ,  5F110GG34 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ30 ,  5F110HL03 ,  5F110HL04 ,  5F110HL06 ,  5F110NN02 ,  5F110NN23 ,  5F110NN66
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM