半導体加速度センサの製造方法

Inventor： , , ,
Applicant, Patent owner：
Agent (1)：佐藤成示 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998183871
Publication number (International publication number)：1999103076
Application date： Jun. 30, 1998
Publication date： Apr. 13, 1999
Summary：

【要約】【課題】歩留まり及び生産性を向上させることのできる半導体加速度センサの製造方法を提供する。【解決手段】単結晶シリコン基板1の一面側所定位置に、p+型埋込犠牲層3aを形成し、p+型埋込犠牲層3aを形成した面側にn型のエピタキシャル層4を形成し、エピタキシャル層4内に、ピエゾ抵抗5及び拡散配線6を形成する。次に、異方性エッチングを行うことによりp+型埋込犠牲層3aに到達する切り込み部10を形成し、拡散配線6と電気的に接続するようにメタル配線11及び電極パッドを形成し、単結晶シリコン基板1の一主表面側に配線保護膜12を形成する。次に、p+型埋込犠牲層3aに到達するエッチャント導入口を形成してエッチャントを導入し、p+型埋込犠牲層3aをエッチング除去して、フレーム14,撓み部15,重り部16及び支持部材17を形成する。そして、エピタキシャル層4の一部をエッチング除去してスリット13を形成し、配線保護膜12及び単結晶シリコン基板1上の保護膜8をエッチング除去する。

Claim (excerpt)：

一主表面及び二主表面を有する半導体基板の一主表面に、該半導体基板の中央部の少なくとも一部分の外縁から外側方向に延びる犠牲層を形成する工程と、前記半導体基板の一主表面上に加速度印加時に撓む撓み部に相当する厚さでエピタキシャル層を形成する工程と、前記エピタキシャル層の所定の箇所に前記撓み部に印加された加速度を検出する加速度検出部を形成する工程と、該加速度検出部から信号を取り出すメタル配線及び電極パッドを形成する工程と、加速度印加時に前記撓み部に撓みを与える重り部の外周縁に対応する部分の前記半導体基板を異方性エッチングして、前記犠牲層に到達する切り込み部を形成する工程と、前記犠牲層を等方性エッチングにて除去して前記エピタキシャル層から成る撓み部と、該撓み部に懸架支持された重り部とを形成する半導体加速度センサの製造方法において、前記犠牲層をエッチング除去する前に、前記加速度検出部,メタル配線及び電極パッド上を覆うように配線保護膜を形成したことを特徴とする半導体加速度センサの製造方法。

IPC (2)：

H01L 29/84 , G01P 15/125

FI (2)：

H01L 29/84 A , G01P 15/125

Patent cited by the Patent：

Cited by examiner (9)

加速度センサ及びその製造方法
Gazette classification：公開公報 Application number：特願平7-035513 Applicant：株式会社東海理化電機製作所
静電容量の変化を利用したセンサ
Gazette classification：公開公報 Application number：特願平3-203875 Applicant：岡田和廣
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平3-261940 Applicant：日産自動車株式会社

Show all

Return to Previous Page