Pat
J-GLOBAL ID：200903035657670867

半導体デバイスの試験装置および試験方法

Inventor：
上原 三郎

About 上原 三郎


Applicant, Patent owner：
株式会社アドバンテスト

About 株式会社アドバンテスト


Agent (1)： 雨貝 正彦
Gazette classification：公開公報
Application number (International application number)：2000113071
Publication number (International publication number)：2001296332
Application date： Apr. 14, 2000
Publication date： Oct. 26, 2001
Summary：
【要約】【課題】 試験時間を短縮することができる半導体デバイスの試験装置および試験方法を提供すること。【解決手段】 テスタプロセッサ10は、試験範囲を測定の分解能分広げた後に、その上限と下限のそれぞれに対応したパス値とフェイル値をセットする。テスタプロセッサ10は、これらのパス値およびフェイル値に対応する実際のパス判定、フェイル判定をスキップして、次の測定位置を計算して、DUT100に対するバイナリサーチ法を用いたACパラメトリック試験を実施する。
Claim (excerpt)：
半導体デバイスに対して所定の試験範囲に含まれるパス/フェイルの境界をバイナリサーチ法に基づいて検出する半導体デバイスの試験装置において、前記試験範囲の上限値と下限値のいずれか一方をパス値、他方をフェイル値に設定する初期値設定手段と、前記初期値設定手段によって設定された前記パス値および前記フェイル値における測定をスキップして、前記半導体デバイスに対するバイナリサーチ法による測定を行うデバイス測定手段と、を備えることを特徴とする半導体デバイスの試験装置。
IPC (2)：
G01R 31/28 ,  G01R 31/319
FI (3)：
G01R 31/28 H ,  G01R 31/28 B ,  G01R 31/28 R
F-Term (9)：
2G032AA01 ,  2G032AA07 ,  2G032AB01 ,  2G032AC03 ,  2G032AD02 ,  2G032AE08 ,  2G032AE12 ,  2G032AG02 ,  2G032AK01
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM