半導体集積回路装置、半導体記憶装置およびそのための制御回路

Inventor： ,
Applicant, Patent owner：
Agent (1)：深見久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1996100146
Publication number (International publication number)：1997288614
Application date： Apr. 22, 1996
Publication date： Nov. 04, 1997
Summary：

【要約】【課題】 DRAM内蔵プロセサのキャッシュヒット率を高くし、消費電力を小さくする。【解決手段】 DRAMは、互いに独立に活性/非活性が駆動されるバンク(1-1〜1-N)を含む。それらのバンク(1-1〜1-N)は、各々互いに独立に動作するロウコントローラ(6-1〜6-N)により活性/非活性が制御されるため、バンクのそれぞれにおいてページ(ワード線)を選択状態とすることができ、ページヒット率を高くすることができ、応じてページミス時におけるアレイプリチャージ動作回数を低減し、消費電力を小さくすることができる。

Claim (excerpt)：

与えられたデータおよび命令に従って処理を行なうための演算処理ユニットと、前記演算処理ユニットと同一半導体チップ上に形成され、前記演算処理ユニットのためのデータおよび命令の少なくとも一方を格納するためのダイナミック・ランダム・アクセス・メモリを備え、前記ダイナミック・ランダム・アクセス・メモリは、互いに独立に活性/非活性状態への駆動が行なわれる複数のバンクを有する、半導体集積回路装置。

IPC (2)：

G06F 12/08 , G06F 12/06 515

FI (2)：

G06F 12/08 , G06F 12/06 515 H

Patent cited by the Patent：

Cited by examiner (5)

半導体メモリ装置
Gazette classification：公開公報 Application number：特願平5-085220 Applicant：株式会社東芝
半導体集積回路
Gazette classification：公開公報 Application number：特願平5-189931 Applicant：日本電気株式会社
半導体記憶装置
Gazette classification：公開公報 Application number：特願平6-095268 Applicant：三菱電機株式会社

Show all

Return to Previous Page