Pat
J-GLOBAL ID:200903036193704514

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 安富 耕二 (外1名)
Gazette classification:公開公報
Application number (International application number):1996161904
Publication number (International publication number):1998012616
Application date: Jun. 21, 1996
Publication date: Jan. 16, 1998
Summary:
【要約】【課題】 エッチングレートを小さくしたエッチング条件でSOG膜のエッチバックを行うものにおいて、安定な層間絶縁膜を形成する技術を提供する。【解決手段】 半導体基板1上に下層金属配線3を形成した後に、前記基板全面に前記下層金属配線3を被覆するようにプラズマTEOS膜4を形成し、該プラズマTEOS膜4上に有機SOG膜5を形成する。続いて、前記SOG膜5をエッチバックし、該SOG膜5をエッチバックした際に形成されるエッチングデポ物Xを低圧酸素プラズマ処理した後に、全面にプラズマTEOS膜を形成する工程とを具備したものである。
Claim (excerpt):
金属配線間の層間絶縁膜形成にSOG膜のエッチバックを用いて行う半導体装置の製造方法において、前記SOG膜をエッチバックした際に形成されるエッチングデポ物を低圧酸素プラズマ処理して除去することを特徴とする半導体装置の製造方法。
IPC (4):
H01L 21/3205 ,  H01L 21/316 ,  H01L 21/768 ,  H01L 21/31
FI (4):
H01L 21/88 K ,  H01L 21/316 P ,  H01L 21/90 P ,  H01L 21/95
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page