Pat

J-GLOBAL ID：200903036363000746

半導体記憶装置

Inventor： 川久保 隆 ,  福島 伸 ,  阿部 和秀
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1995131516
Publication number (International publication number)：1996330451
Application date： May. 30, 1995
Publication date： Dec. 13, 1996
Summary：

【要約】【目的】 強誘電体と半導体のヘテロ接合を利用した新しいメモリセル構造を実現し、記憶内容の不揮発性や読み出し時の非破壊特性を有すると共に、小型で高集積化が可能な半導体記憶装置を提供する。【構成】 半導体膜からなる2つのSTO電極13,15でPZT強誘電体膜16を挟んだヘテロ接合構造を有し、かつ強誘電体膜15の分極によりヘテロ接合に流れる電流を制御するSFSダイオードと、このSFSダイオードに接続されるスイッチ用トランジスタと、からメモリセルを構成した半導体記憶装置であって、スイッチ用トランジスタが形成されたシリコン基板1を覆う絶縁層9上に、絶縁層9の一部に設けた開口部から単結晶シリコン層17が成長され、この単結晶シリコン層17上に強誘電体膜15がエピタキシャル成長されている。

Claim (excerpt)：

少なくとも一方が半導体膜からなる2つの電極で強誘電体膜を挟んだヘテロ接合構造を有し、かつ該強誘電体膜の分極によりヘテロ接合に流れる電流を制御するダイオードと、このダイオードに接続されるスイッチング用トランジスタと、からメモリセルを構成した半導体記憶装置であって、前記スイッチング用トランジスタが形成されたシリコン基板を覆う絶縁層上に、該絶縁層の一部に設けた開口部から(100)配向シリコン層が成長され、この(100)配向シリコン層上に前記強誘電体膜がエピタキシャル成長されてなることを特徴とする半導体記憶装置。

IPC (5)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115 ,  H01L 27/10 451

FI (3)：

H01L 29/78 371 ,  H01L 27/10 451 ,  H01L 27/10 434

Patent cited by the Patent：

Cited by examiner (3)

• 二安定ダイオード
  Gazette classification：公開公報   Application number：特願平4-156326   Applicant：富士通株式会社
• キャパシタの製造方法
  Gazette classification：公開公報   Application number：特願平5-091618   Applicant：沖電気工業株式会社
• 特開平4-061334