半導体装置、半導体装置システム及びディジタル遅延回路

Inventor： , , , , , , , ,
Applicant, Patent owner：
Agent (1)：石田敬 (外3名)
Gazette classification：公開公報
Application number (International application number)：1996339988
Publication number (International publication number)：1998112182
Application date： Dec. 19, 1996
Publication date： Apr. 28, 1998
Summary：

【要約】【課題】特性のバラツキ、温度変化、電源電圧の変化にかかわらず、データが外部クロックに対して所定の位相で出力されるようにタイミング調整された半導体装置の実現を目的とする。【解決手段】外部入力信号が入力されて基準信号を出力する入力回路13と、出力タイミング信号を受けて出力信号の出力を行う出力回路14と、出力回路14からの出力タイミングを外部入力信号に対して所定の位相になるように制御する出力タイミング制御回路20とを備える半導体装置であって、基準信号を選択された遅延量だけ遅延させて出力タイミング信号として出力するディレイ回路21と、基準信号の位相と出力タイミング信号の位相を比較する位相比較回路22と、比較結果に基づいてディレイ回路の遅延量を選択するディレイ制御回路23とを備える。

Claim (excerpt)：

外部入力信号が入力され、基準信号を出力する入力回路と、出力タイミング信号を受け、該出力タイミング信号に応じたタイミングで出力信号の出力を行う出力回路と、該出力回路からの出力信号の出力タイミングを前記外部入力信号に対して所定の位相になるように制御する出力タイミング制御回路とを備える半導体装置であって、前記出力タイミング制御回路は、遅延量が選択可能で、前記基準信号を選択された遅延量だけ遅延させ、前記出力タイミング信号として前記出力回路に印加するディレイ回路と、前記基準信号の位相と前記出力タイミング信号に応答する信号の位相を比較する位相比較回路と、該位相比較回路の比較結果に基づいて、前記ディレイ回路の遅延量を選択するディレイ制御回路とを備えることを特徴とする半導体装置。

IPC (3)：

G11C 11/407 , G11C 11/401 , H03K 5/135

FI (3)：

G11C 11/34 354 C , H03K 5/135 , G11C 11/34 362 C

Patent cited by the Patent：

Cited by examiner (8)

同期型半導体記憶装置
Gazette classification：公開公報 Application number：特願平6-320699 Applicant：三菱電機株式会社
基準遅延発生装置及びこれを用いた電子装置
Gazette classification：公開公報 Application number：特願平3-238421 Applicant：富士通株式会社
タイミング制御回路
Gazette classification：公開公報 Application number：特願平4-100812 Applicant：松下電器産業株式会社

Show all

Return to Previous Page